千項數據達成！DDR3內存深度對比測試

    在測試內存頻率、內存時序、內存帶寬以及應用程序和游戲性能的表現之前，我們還是來簡要的介紹下內存的性能與規格表現，對于熟知的內存頻率我們就不再這里贅述了，畢竟更高的內存頻率可以獲得更高的理論數據帶寬。

    那么影響內存的性能的就剩下了內存時序，當然主板以及CPU也會對內存的性能發揮產生一定的影響。內存在與CPU建立通訊和數據傳輸時，為了保證數據傳輸的配對需要一個響應時序，根據JEDEC（Joint Electron Device Engineering Council，固態技術協會）的DDR3內存規范，影響這個響應時序的參數包括CL、tRCD、tRP、tRAS四個參數，它們的響應時間都是以整數周期來計算的。當然影響上述四個參數，其余的tRC、tRFC、tRRD、tWR等參數也會影響到內存性能發揮。

    ● tCL（CAS Latency Control）

    tCL是內存讀寫操作前列地址控制器的潛伏時間，也就是說CAS控制器從接受一個指令到執行指令之間的時間，很顯然tCL周期數越短，那么對于傳輸前的時間效率利用率更高，不過這會引發一個問題就是會加大數據的丟失的幾率，所以tCL并不允許工作在超低的時序下。

    ● tRCD（RAS to CAS Delay）

    tRCD代表行尋址到列尋址的延遲時間，當然也是數值越小越好。對內存進行讀、寫或刷新操作時，需要在這兩種脈沖信號之間插入延遲時鐘周期。在 JEDEC規范中，它是排在第二的參數，降低此延時，可以提高系統性能。如果該值設置太低，同樣會導致系統不穩定。

    ● tRP（Row Precharge Timing）

    tRP代表內存行地址控制器預充電時間，同樣預充電時間越短，內存性能越好，tRP用來設定在另一行能被激活之前，RAS需要的充電時間。tRP參數設置太長會導致所有的行激活延遲過長，較短的時鐘周期可以更快地激活下一行。然而想要把tRP設置在較低的時鐘周期對于大多數內存都有很高的要求，并且會造成行激活之前的數據丟失，內存控制器不能順利地完成讀寫操作。

    ● tRAS（Min RAS Active Timing）

    tRAS代表內存行有效至預充電的最短周期，如果tRAS的周期太長，系統會因為無謂的等待而降低性能。降低tRAS周期會導致已被激活的行地址會更早的進入非激活狀態。而tRAS的周期太短，則可能因缺乏足夠的時間而無法完成數據的突發傳輸，這樣會引發丟失數據或損壞數據。DDR3內存tRAS時序一般在：24-33個周期左右。