三通道+DDR3能普及嗎?內存變革進行時
DDR2比DDR有哪些改變
|
|
DDR |
DDR 2 |
|
目前最高時鐘頻率（單位MHz） |
533（非標準） |
1066（非標準） |
|
數據帶寬（GB/s） |
4.26GB/s |
8.5GB/s |
|
芯片封裝 |
TSOP Ⅱ |
FBGA等 |
|
工作電壓 |
2.5V |
1.8V |
|
最高物理Bank |
8 |
4 |
|
最高邏輯Bank |
4 |
8 |
|
數據預?。?/SPAN>bit） |
2 |
4 |
通過上面的表格，很明顯，DDR 2的工作電壓比DDR低近30%，功耗也能相應下降大約50%了。采用FBGA等CSP方式封裝，減小了模組尺寸，并提高信號完整性，它增加了各模塊之間的空氣流動空間因而提高了熱性能和可靠性。綜合來看，更容易達到最高的頻率。目前廠商等不及動作太慢的JEDEC，自行推出了DDR 1066的產品。這種產品單條即有8.5GB/s的帶寬，相當于雙通道DDR 533。
由于核心頻率和外部頻率的倍進關系，而我們又是以外部頻率作為衡量內存時鐘頻率的標準，因此同頻DDR 2內存和DDR內存相比，數據傳輸率是一樣的，當然，僅僅是頻率上的提升，頂多算個“DDR.改”，談不上“DDR 2”。DDR 2的重大改進之處就在于數據預取從DDR的2bit提升為4bit。所謂2bit預取，可以理解為內存核心向外部I/O緩沖傳遞一次數據，可供外部I/O傳輸兩次的量。而4bit預取，就是內存核心向外部I/O緩沖傳遞一次數據，可供外部I/O傳輸4次的量。
我們知道，內存芯片的頻率也有芯片核心頻率和外部頻率兩種：在DDR時代，這兩個頻率是相同的；但在DDR 2時代，核心頻率就變成了外部頻率的一半。這是為什么呢？因為DDR的2bit預取，核心一次傳輸的數據可供外部I/O緩沖傳輸2次，而數據以DDR方式傳輸，數據傳輸是CLK時鐘的上下沿觸發，因此外部時鐘頻率與核心頻率保持一致。而4bit預取就不一樣了，核心一次傳輸數可供外部I/O緩沖傳輸4次，同樣使DDR方式傳輸，外部頻率也要是核心頻率的兩倍才行。
除了4bit預取，DDR 2還有一些重大改進，例如片上終結ODT，將DDR時代設計在主板上的終結器改為設計到內存條上
這樣一來，問題就出現了。因為外部頻率才是內存數據傳輸品頻率的基準，我們平時說的內存的頻率都是指其外部頻率，除非不以DDR方式工作，否則當預取數據超過外部I/O緩沖和MCH芯片一次DDR傳輸量，內存芯片核心頻率就必須降低。
因此，盡管是4bit預取，但與同頻率DDR內存相比，DDR 2內存的數據帶寬是一樣的。并且，由于核心頻率和外部時鐘頻率的這種倍進關系，造成一個時鐘周期等待時間更長。也就是俗稱的“DDR 2高延遲”。隨著頻率的提升，這種延遲會變得越來越明顯。
盡管延遲略高，DDR 2和同頻DDR內存比較實際應用中差別很小一度有傳言說，DDR 2性能不如DDR，這其實是一種誤解。在頻率相同的情況下，DDR 2內存確實有部分性能不如DDR內存，例如專門的內存測試項和部分整數運算性能，但這種差異很小很小，在游戲里更是幾乎沒有差別。
而隨著頻率的提高，DDR 2高頻高帶寬的優勢體現無疑，DDR也就533MHz到頭了。所以，在現有的主流內存里，DDR 2內存性能更強是肯定的。只不過確實由于Intel強推，讓剛進入成熟期的DDR內存提前退出了主流市場，讓很多玩家感到不滿而已。
關注我們
