說出不要嚇到你！詳解超頻的五大害處
理論上，CMOS門電路輸出的數字信號(也是下一級門電路的輸入信號)理想波形的上、下沿都是嚴格垂直的，從高電平跳變到低電平是突變的，不需要時間。
但是，實際上任何實物集成電路最終的性能都不可能完全達到理論指標。CMOS門電路輸出波形也不是嚴格理論上的”方波”，在電壓跳變的過程中，不但輸出電壓不是嚴格垂直，而且還需要耗費一定的時間。
圖中的Δt是指從高電平到低電平所需要的時間。這是因為CMOS門電路中幾乎無處不在的寄生電容和寄生電阻。而電容器件最重要的一個特性就是，不允許電容器兩端的電壓突變，而必須有個上升或者下降的過程。只要有寄生電容的存在，Δt的存在就不可避免。通常，寄生電容的主要有以下幾種：1)作為輸出的晶體管的結電容；2)作為上級負載的下一級輸入的晶體管的結電容；3)傳輸導線之間和晶體管之間的電容。
寄生電阻和寄生電容越小，高低電平的轉換時間Δt在整個信號中占據的百分比越小，實際輸出的波形也就越接近于理想波形，集成電路的電氣性能就更優秀。它們只能通過制造工藝的提高去減小，而不可能完全消失。高k柵介質(High K gate Dielectric)、SOI工藝絕緣體上硅芯片技術（Silicon On Insulator）、“Low-k”低介電常數絕緣體技術等技術都是為了減小CPU中寄生電容采用的方法，而銅互連則有效減小了CPU中寄生電阻。然而不容樂觀的是，隨著集成密度的提高，線寬越來越窄，導線之間和晶體管之間的距離越來越近，晶體管柵極層厚度越來越薄，這幾年CPU寄生電容和電阻的增加已經成為CPU制造技術中最難又最亟待解決的問題。
超頻的CPU會使信號波形變的更差。因為CPU成品以后，其電容和電阻值都為常數，晶體管的各項參數也已經固定。在信號電壓值不變的情況下， 信號高低電平的跳變所需要的時間也不變。但是頻率的提高會使信號寬度 (占用的時間)變短，最終造成波形進一步惡化。
可以看見，超頻以后的信號更加“非理想化”，電平電壓不變的時間ΔT逐漸減小，給信號的辨認造成困難。當頻率增加過高．門電路還未達到最高電平和最低電平的電壓要求值就開始“跳變”。波形嚴重失真，并且可能造成信號達不到下一級門電路的觸發電壓而使整個CPU無法工作。通常，這種過度超頻會造成電腦根本無法啟動、黑屏等故障。
關注我們
