終極指南:2013年手機CPU的現(xiàn)狀與未來

    通過改進(jìn)處理器微架構(gòu)來獲得性能提升是最體面的方法，也是最難的方法。從40年前的英特爾4004，再到今天的酷睿i7，IPS（每周期指令吞吐量）也就是從1提升到2再提升到3的進(jìn)步。再往上，就撞到了難以逾越的功耗之墻。

    如何打破這堵高高的墻壁？答案只有一個：更好的工藝。對于ARM而言尤其如此。5年前的ARM11處理器還在使用老掉牙的130nm普通CMOS工藝。而最近一到兩年，由于無法從核心上榨取更多的油水，業(yè)界開始用越來越新的工藝制作非常先進(jìn)的ARM處理器，從45nm到32nm甚至現(xiàn)在的28nm，ARM處理器在工藝上的進(jìn)步速度要遠(yuǎn)超同期PC處理器。正是這些新工藝，支撐著ARM處理器在近幾年內(nèi)以每年200%的速度在提升。

    但是提到工藝，我們就不得不再一次提到一個詞：極限。沒錯，通過超量應(yīng)用工藝，我們獲得了超量的性能提升，但是工藝的儲備并不是無窮無盡的，現(xiàn)在的我們已經(jīng)走在了工藝的極限上。如果是傳統(tǒng)的工程極限，隨著新技術(shù)和新方法的發(fā)明，最終都可以實現(xiàn)突破，但是工藝面臨的這道極限的背后是物理定律。

    在28nm以后，晶體管實在是太小了，小到我們必須重新梳理物理定律，才能準(zhǔn)確掌握它的物理性質(zhì)。隨著半導(dǎo)體工藝線寬邁入20nm以下，集成電路中的某些結(jié)構(gòu)已經(jīng)開始邁入介觀和微觀之間的灰色地帶。對于微觀世界，也就是量子世界，人們目前所掌握的物理學(xué)，并不能給出太多具備足夠工程價值的答案。

    也許你很難想象，現(xiàn)代為處理器所使用的晶體管，其柵極漏電的很大一部分原因已經(jīng)是量子隧穿效應(yīng)。這是因為對于一個線寬只有30nm的晶體管而言，它的柵極絕緣材料的厚度只有不到2nm，也就是說，只有不到10層原子的厚度。而工藝非常先進(jìn)的英特爾，其量產(chǎn)晶體管的柵極絕緣層厚度已經(jīng)不到1nm，只有5層原子的厚度。在這樣的規(guī)模下，宏觀的物理定律已經(jīng)有相當(dāng)程度的失效，這個規(guī)模的晶體管會做出什么行為？更多的只能靠猜測，靠無數(shù)次的實驗。
 
    當(dāng)經(jīng)典物理定律失效，人們需要在盲目的實驗中找到解決方案時，進(jìn)步的速度就變得不再可以預(yù)測。

單個晶體管的絕緣層厚度已經(jīng)只有數(shù)十層原子

    2013年已經(jīng)是28nm的時代，按照預(yù)測，2014年業(yè)界就將往20nm邁進(jìn)。但是這一步能順利走出去么？相信沒人對此能有足夠的信心。作為世界上最大的代工廠，臺積電TSMC的工藝路線對于業(yè)界的影響力是最為巨大的，早在2009年，TSMC就已經(jīng)宣布將要量產(chǎn)28nm邏輯電路工藝，但是實際情況是直到2011年底，TSMC都沒能拿出哪怕只用于性能測試的樣品芯片，而最終的量產(chǎn)一直到2012年6月才在跌跌撞撞中開始，前后延期達(dá)三年。那么，面對TSMC“2013年底量產(chǎn)20nm”的豪言壯語，你又能相信多少呢？

臺積電早先公布的路線圖，回頭來看雄心壯志基本停留在紙上

    TSMC的下一代20納米工藝還面臨一個問題——性能提升將非常有限。從官方演示文檔中我們可以看到，TSMC的20nm規(guī)劃中，針對移動設(shè)備的工藝——也就是LP、HPL和HPM——被整合成了一種，名為20SoC。它的性能，以TSMC官方的預(yù)計，僅能實現(xiàn)漏電比28HPM降低20%、性能比28HPM提升15%的水平。希望各位注意，對比的對象是28HPM，而28HPM的漏電水平與28LP是接近的，也就是說從28nm到20nm，TSMC只實現(xiàn)了20%的漏電降低。

    這是官方最樂觀的預(yù)計，而實際情況可能要比這個悲觀的多，一如TSMC對于28nm量產(chǎn)時間的預(yù)計一樣。那么我們就可以得到一個自然而然的預(yù)計：20nm時代，我們除了更高的集成度，什么都得不到。這就意味著，以20nm工藝制造的芯片，固然可以通過規(guī)模的擴大而獲得更大的理論性能，卻幾乎無法從工藝的進(jìn)步得到單位功耗效率的提升。在目前手機處理器絕對性能已經(jīng)超過體效值的大前提下，這樣的結(jié)論幾乎就已經(jīng)宣布了，未來的產(chǎn)品不會為我們帶來更快的實際性能。

英特爾在2012年開始量產(chǎn)3D晶體管，臺積電至少要等到2015年

    那么更先進(jìn)的工藝呢？例如16nm？根據(jù)目前的規(guī)劃，TSMC將在16nm引入近年來半導(dǎo)體工藝中繼HKMG后最大也可能是最后的進(jìn)步，也就是3D晶體管，又叫finfet。這個技術(shù)可以為單個晶體管帶來40%的性能提升，同時降低30%的功耗，目前已由英特爾量產(chǎn)，而整個業(yè)界只有英特爾實現(xiàn)了量產(chǎn)，由此可見其技術(shù)難度水平。我們沒有理由認(rèn)為，TSMC對于finfet的引入會一帆風(fēng)順，外加16nm對于EUV的需求以及EUV產(chǎn)業(yè)目前的狀況，至少在筆者看來，TSMC可以在2015年量產(chǎn)16nm finfet的概率幾乎為0。至于GlobalFoundries或者三星，前者目前剛剛實現(xiàn)28nm的量產(chǎn)，雖然幻燈片已經(jīng)寫到了10nm，但是我們不應(yīng)對其抱有太大的信心，而三星的產(chǎn)能過小，即便有良好的工藝，也無法支撐業(yè)界的需求，因此不需要投以太大的注意力。

    這就意味著，2014年和2015年對于ARM而言會非常艱難。因為先進(jìn)工藝在這兩年將出現(xiàn)空窗期，而沒有先進(jìn)工藝的支持，ARM系產(chǎn)品的性能進(jìn)步就只能停留在紙面。當(dāng)然，也有一種選擇，那就是提前在20nm上——就像英特爾所做的那樣——引入finfet，但這會給本來就已充滿變數(shù)的20nm工藝增添新的難度，最極端情況下也許會導(dǎo)致2014年的徹底空白。因此我們似乎必須接受2014到2015年的空窗期。

    那么，更先進(jìn)，比16nm還先進(jìn)的工藝呢？業(yè)界普遍認(rèn)為，由于物理規(guī)律限制，目前常規(guī)晶體管的極限將在2nm左右到來，在這個規(guī)模下，基于宏觀原理工作的硅基半導(dǎo)體晶體管將徹底無法運行。而考慮到工程實際情況，也許在10nm時就已經(jīng)會遭遇無法解決的問題。所以保守來說，我們依靠了40年，并以之建立了輝煌信息產(chǎn)業(yè)大廈的硅基半導(dǎo)體工業(yè)，也許在10年內(nèi)就會走到盡頭，我們所剩下的工藝，樂觀估計還有6代，悲觀估計可能只有4代。之后，人們就必須要想辦法去尋找新的原理，以新的材料制造新的器件。突破終將會到來，但是究竟需要多長時間？誰也沒把握，因為基礎(chǔ)物理已經(jīng)80年沒有進(jìn)步了，半導(dǎo)體行業(yè)在打光手中所有牌之后的痛苦空白期到底有多長，沒有人可以給出答案。