從CPU架構(gòu)和技術(shù)的演變看GPU未來發(fā)展

    CPU二級緩存之所以對CPU性能影響重大，就是因為內(nèi)存的延遲較大、帶寬太小，滿足不了CPU密集型數(shù)據(jù)交換的需要，需要高速運作中轉(zhuǎn)站二級緩存的支持。在二級緩存被CPU整合之后，大容量的內(nèi)存顯然是無法被整合到CPU里面的，那么如何才能進一步優(yōu)化內(nèi)存性能呢？

    以往，CPU與內(nèi)存之間的通信是通過北橋和進行的，準確的說是北橋當中的內(nèi)存控制器，它決定了系統(tǒng)能支持內(nèi)存的容量、頻率和延遲。為了盡可能的縮小CPU訪問內(nèi)存的時間，顯然CPU整合內(nèi)存控制器是最高效的方法。

    AMD率先將內(nèi)存控制器整合在了CPU當中，Athlon 64這款劃時代的產(chǎn)品成為了一代經(jīng)典，當然其成功的原因不僅僅是因為整合了內(nèi)存控制器，它還是第一顆64bit X86處理器，第一次使用了點對點的高速低延遲HT總線。AMD這次一領(lǐng)先就是五年，Intel直到Core i7時代才整合了內(nèi)存控制器。

    AMD當年為Athlon 64處理器整合了單通道DDR和雙通道DDR兩種內(nèi)存控制器，分別對應(yīng)754和939接口，此后逐步升級至雙通道DDR2和DDR3內(nèi)存控制器。而Intel是后來者居上，直接整合了三通道DDR3內(nèi)存控制器，中低端產(chǎn)品也整合了雙通道DDR3內(nèi)存控制器，分別對應(yīng)1366和1156接口。消除了內(nèi)存瓶頸之后的Core i3/i5/i7處理器性能更上一層樓，大幅領(lǐng)先于同級AMD產(chǎn)品。