Athlon超頻——挖掘AMD K7內核CPU倍

Tbred內核Athlon XP是現在市場上的主流產品，在Tbred內核Athlon XP上人們發現少了L4、L10，多出一個L12。這里L12推斷是和FSB基準頻率相關的金橋，不在本文討論范圍之中，而和倍頻相關的L4、L10跑到哪里去了？前文已經說明L4和L10已經在Tbred內核Athlon XP上取消，原有的功能已經整合入了新L3金橋當中，我們來看一下模擬示意圖。

對比Palomino內核AthlonXP的那張模擬圖看一下，是不是很清楚了，那個在Palomino內核AthlonXP上和倍頻區切換橋相連通的AJ27引腳在Tbred內核Athlon XP上變成了和L3金橋最右側那個小橋相連通。

當AJ27通過內部上拉電路接到VCC上時，AJ27就為高電平狀態，這時體現到CPU倍頻區上就為上倍頻區，而當AJ27通過下拉電阻接往VSS時（有些國外玩家并沒有接下拉電阻）則引腳為低電平狀態，這時體現為下倍頻區。

主板廠家如何實現五位倍頻信號

前面講的主要都是CPU部分，那主板廠家又是如何實現五位倍頻信號呢，這需要兩方面的配合，首先在BIOS方面要求有一個五位的倍頻表，然后還需要有相應的硬件把這五位倍頻信號轉換成對應的電平信號傳回CPU，滿足了這兩點就可以說實現了真正意義上的五位倍頻信號，下面來詳細解釋一下。

BIOS上要作的改進

我們在BIOS中看到的倍頻選項列表在BIOS設計人員來看就是一個ratio table，我們不妨這樣理解，這個table可以由不同的位數來決定，而出現只存在12.5及12.5以下倍頻相關選項的原因就是這個版本的BIOS中ratio table是一個4位table，通過前文的介紹讀者應該會非常清楚了，如果BIOS設計人員把這個ratio table變成一個5位table的話，我們就可以在BIOS當中看到更多的倍頻選項了，有些主板BIOS當中根本沒有倍頻調節選項，想叫倍頻選項出現可用升級BIOS的方法實現，這一點相對來說要簡單一些，因為這只需要BIOS設計人員設計出一個五位的ratio table就OK了。

神秘芯片現身

光BIOS有五位的ratio table是不夠的，我們還要了解一下主板上是如何把BIOS送來的五位倍頻信號轉為高低電平輸出給CPU的，對于前文中重點提出的AJ27引腳又是如何進行控制的。

筆者在測試主板的過程中發現很多采用五位倍頻信號調節的主板上都多出一個名為ATXP1的芯片，我們知道AJ27引腳是一個非常關鍵的引腳，如果這個芯片上有一個引腳和AJ27直接相連，然后提供給AJ27引腳高、低電平，不就可以全段調節倍頻了嗎？

現在用EPOX 8RDA主板的人非常多，本文就以它為例進行實驗，此主板上也存在剛才提到的ATXP1芯片，在8RDA主板上用萬用表測量后顯示，AJ27和ATXP1的一個引腳(GPIO6)是直接相連的。萬用表測的電阻為0，看來這個ATXP1芯片是上下倍頻區切換的關鍵。

不過這并不是唯一的，在筆者的觀察當中，還有使用ATXP2和ATXP5的，因為手上沒有這兩個芯片的相應資料，這里我們重點分析大部分可調倍頻主板上都有的ATXP1，芯片的官方網站上介紹說明這是一款超頻芯片，正是這個芯片實現了12.5以上倍頻的功能，通過對此芯片的引腳的輸出模式進行相關控制即可得到不同的輸出結果。

首先看一下這個芯片的引腳定義圖：

這里我們看到了一些相關的倍頻定義腳，這里FIDIN0、FIDIN1、FIDIN2和FIDIN3為倍頻信號輸入引腳，我們在BIOS設定好的倍頻信號中的4位就是傳到這四個引腳的，而右側的FIDCS0、FIDCS1、FIDCS2和FIDCS3是輸出信號到北橋的倍頻信號引腳，FIDCPU0、FIDCPU1、FIDCPU2和FIDCPU3為送往CPU的倍頻信號輸出腳，可以說這個芯片是BIOS內倍頻信號的硬件實現，把BIOS發出的邏輯信號轉成相應的高低電平返回給CPU。這里有人會提出疑問，不是五位信號嗎？怎么輸入這個芯片的還是四位信號，呵，除了FIDIN0-3這四倍信號以外，還有另一位信號被此芯片獲取，只是另一位是利用的是其他的引腳，即GPIO引腳中和AJ27引腳直接相連的那一個（在8RDA上就是GPIO6）。

GPIO引腳在很多IC中都存在，它可以作為輸入腳也可以作為輸出腳來使用，而這個芯片上面有12個GPIO腳，一般廠家可以利用其中的一些引腳提供對如主板電池、DDR等的控制，而這個芯片可以提供較多的GPIO腳，廠家可以利用其中的一個引腳來和AJ27引腳相連，我們在BIOS中的倍頻信號表中那個第五位信號（對應著AJ27的高低電平）會把信號數據通過SMBUS總線傳到ATXP1中的和AJ27直接相連的GPIO引腳，然后在芯片內部進行邏輯信號到電平信號的轉變，最后把對應的電平信號傳給CPU的AJ27引腳，而返回的電平信號如果是高電平，則CPU下次開機初始化的時候就會處在上倍頻區（倍頻值范圍為13-24），如果返回的是低電平，就會處在下倍頻區（倍頻值范圍為5-12.5）。

舉一個簡單的例子，我們把Tbred內核的AthlonXP1700+（默認倍頻為11，本身處于下倍頻區，AJ27為低電平模式）插在一款支持全段倍頻調節的主板上，在BIOS中我們把CPU的倍頻改為13，然后保存設置，在保存的過程當中，倍頻的設定信息就會寫到南橋當中的一小段RAM中，然后倍頻信息通過SMBUS數據傳輸線傳送到ATXP1的對應引腳上，有四位傳到了FIDIN對應引腳上，另一位（對應上下倍頻區切換的AJ27相應信號）會被某一個GPIO引腳讀取（為了講解方便，假定為GPIO6），并在芯片內部轉換成對應的電平信號進行輸出，FIDIN0-3的四位信號會通過FIDCS0-3和FIDCPU0-3分別輸出到北橋和CPU，而GPIO6則會把通過芯片內部轉換后的電平信號送給CPU的AJ27引腳，如果開機后13倍頻生效，就說明CPU在重啟后AJ27已經處在了高電平模式下。

GPIO引腳可以有三種不同的設置模式：Input模式、Push-pull模式、Open Drain模式，不同的模式會有不同的輸出電平形式，這就要看廠家具體的作法了。
Input模式：在這個模式下，CPU把AJ27原生電平信號傳送給對應的GPIO引腳，重啟后得到的AJ27電平信息和CPU本身固有的是一樣的。

輸出模式則包括下面兩種:

說明一點的是:下面兩個輸出模式是主板在設計時,寫BIOS code的人根據相關電路特性寫出來的，也就是說它可以通過BIOS來進行控制，我們完全可以通過升級BIOS把引腳的模式改變（如把下面的Open Drain模式改變成Push-pull模式），而下面我只是把這個過程簡化，根據大部分廠家的常規作法來講解（因為一般廠家定義好了一個模式似乎不太改變）。

Push-pull模式：此時GPIO引腳的狀態是，當我們在BIOS中設定13及以上倍頻時，信號送至GPIO引腳后在內部進行轉換后，其輸出電平為高電平，CPU的AJ27最終電平信息就為高電平，當我們在BIOS中設定倍頻為12.5倍頻及以下時，此時引腳也對應的輸出低電平信號，CPU最終得到的電平信息即低電平，這也是所謂的可以全段調節倍頻。

Open Drain模式：這個模式時GPIO引腳有兩種輸出形式，一種是不輸出，一種是低電平，當我們在BIOS中手動設為13及以上倍頻（也即高電平）時，對應的GPIO引腳為不輸出狀態，此時CPU最終得到的AJ27電平狀態信息為CPU本身固有的電平信息，而當我們在BIOS中手動設為12.5及以下倍頻（也即低電平）時，引腳輸出為低電平，CPU最終得到的AJ27電平信息為低電平。

以上僅限于ATXP1的GPIO引腳，本文中提到的主板中大部分均采用ATXP1芯片，華碩A7N8X采用的是ATXP2芯片，感覺在模式設置上和ATXP1差距不大，而麗臺的nForce2（IGP）K7CR18GM主板采用的是ATXP5，似乎不是這三種模式，也許另有一種模式吧，后文會提到。<