酷睿架構首款處理器測試 5大創新解析

　　基于英特爾酷睿微體系架構的第一款處理器

　　Core微體系架構提升了新處理器的性能，同時也是冠以Intel Core 2 Duo處理器品牌的移動和桌面產品的設計基礎。Intel Core微架構相比上代架構，約有70-80%的架構和線路被重新設計，并加入了五項主要改革，包括寬位動態執行、智能功率特性、高級智能高速緩存、智能內存訪問以及高級數字媒體增強，本文將會詳細介紹這五項技術創新的原理。

英特爾寬位動態執行（Intel Wide Dynamic Execution）

　　明顯地，Intel Core微架構的Wide Dynmaic Execution和Adcanced Dynamic Executive意念不同，它的出發點在于如何提高每周期指令處理數目，改善執行時間及提升處理器的能源效益，Core微架構擁有4組Decoder(3 Simple decoders + 1 Complex decoder)，比上代Pentium Pro(P6)/PentiumII/PentiumIII/Pentium M架構擁有2 Simple decoders + 1 Complex decoder可多處理一組指令，與AMD K8不同的是它只擁有3組Complex ecoders，正常來說大部份x86指令均可以采用Simple Coder把它翻譯成一個Micro-Op指令，只有極少數學運算的指令，需要采用Complex decoders來把它翻譯為四個Micro-Ops指令，因此在正常情況下Core微架構對比Netburst及K8有更優秀的指令執行效率。取消了高時脈政策，Intel Core微架構用回較高效率的14層Pipelines，為了提升分支預測的能力及準確性，Branch Predictor的Bandwitdh提升20B(K8、Banias為16B，Netburst為4B)，這些都是體現了"Wide"的意念。

　　Wide Dynamaic Execution首次加入了Macro-Fusion技術。在舊世代的微架構中，每個指令被送來時其解碼及執行動作是完全獨立的，但Intel Core微架構可以讓常見的指令組例如一個Compare指令配隨后擁有一個Jump指令，便可把這個指令組合成單一的Micro-Op指令，這令Core微架構在特定情況下每個周期有運算五組指令，據Intel表示大部份x86程序，約每十至十五個指令就會出現一組可透過Macro -Fusion被組合，因此減少了程序執行所需運算時間、提升效能卻不會增加處理器的功耗，為此Intel亦改良ALU(Arithmetic Logic Unit)部份以支援Macro-Fusion技術。

關注我們