滄海桑田話存貯 內(nèi)存/顯存發(fā)展編年史

    泡泡網(wǎng)顯卡頻道6月17日 過去的十年是信息爆炸的時代，也許在座的各位還不能真正意識到信息爆炸的程度，曾經(jīng)有人開玩笑說現(xiàn)在現(xiàn)在一份早報上記錄的信息量相當(dāng)于50年前一位法國農(nóng)民終生需要的信息。這個說法雖然無法科學(xué)考證，但卻從側(cè)面反應(yīng)了一個亙古未見的事實：電腦和互聯(lián)網(wǎng)的快速發(fā)展讓信息資訊空前爆發(fā)，回顧歷史長河，我們可以為見證這個巨變而自豪。

    前面兩期文章我們分別介紹了顯卡的輸出接口演變和核心架構(gòu)進(jìn)化，揭露了看似平靜的產(chǎn)業(yè)背后的勾心斗角，而這一期我們則穿越時空回到20年前，見證這段存貯技術(shù)發(fā)展的傳奇……

● 混沌未開：內(nèi)存的前世

　　與現(xiàn)在一個指甲蓋大小的芯片就能裝下整個圖書館的信息不同，在計算機(jī)誕生初期存貯信息可是不折不扣的“體力活”，當(dāng)時還不存在內(nèi)存條的概念，最早的“內(nèi)存”是以磁芯的形式排列在線路上，每個磁芯與晶體管組成的一個雙穩(wěn)態(tài)電路作為一比特（BIT)的存儲器,每一比特都要有玉米粒大小，這意味著一間的機(jī)房只能容納區(qū)區(qū)數(shù)百k字節(jié)的容量。

    大規(guī)模集成電路的出現(xiàn)讓這種情況得到終結(jié)，隨著制造工藝的科技化，出現(xiàn)了焊接在主板上集成內(nèi)存芯片，以內(nèi)存芯片的形式為計算機(jī)的運算提供直接支持。“內(nèi)存”才有像現(xiàn)代的內(nèi)存的影子了，但那時的內(nèi)存芯片容量依然非常寒磣，最常見的莫過于256K×1bit、1M×4bit，雖然如此，這已然是劃時代的進(jìn)步了，相對于那時的運算任務(wù)來說也足堪重任了。

● 合久必分：內(nèi)存條的誕生

　  這種“內(nèi)存芯片”一直沿用到286初期，鑒于它存在著無法拆卸更換的弊病，這對于計算機(jī)的發(fā)展造成了現(xiàn)實的阻礙。將內(nèi)存芯片焊接到事先設(shè)計好的印刷線路板上，而電腦主板上也改用內(nèi)存插槽，這樣就把內(nèi)存難以安裝和更換的問題徹底解決了。這就是我們現(xiàn)在常見的“內(nèi)存條”。

 　 在80286主板剛推出的時候，內(nèi)存條采用了SIMM（Single In-lineMemory Modules，單邊接觸內(nèi)存模組）接口，容量為30pin、256kb，必須是由8 片數(shù)據(jù)位和1 片校驗位組成1 個bank，正因如此，我們見到的30pin SIMM一般是四條一起使用。自1982年P(guān)C進(jìn)入民用市場一直到現(xiàn)在，搭配80286處理器的30pin SIMM 內(nèi)存是內(nèi)存領(lǐng)域的開山鼻祖。

 

30pin和72pin的SIMM內(nèi)存

 　 隨后，在1988 ～1990 年當(dāng)中，PC 技術(shù)迎來另一個發(fā)展高峰，也就是386和486時代，此時CPU 已經(jīng)向16bit 發(fā)展，所以30pin SIMM 內(nèi)存再也無法滿足需求，其較低的內(nèi)存帶寬已經(jīng)成為急待解決的瓶頸，所以此時72pin SIMM 內(nèi)存出現(xiàn)了，72pin SIMM支持32bit快速頁模式內(nèi)存，內(nèi)存帶寬得以大幅度提升。72pin SIMM內(nèi)存單條容量一般為512KB ～2MB，而且僅要求兩條同時使用，由于其與30pin SIMM 內(nèi)存無法兼容，因此這個時候PC業(yè)界毅然將30pin SIMM 內(nèi)存淘汰出局了。

不同規(guī)格的EDO DRAM

 　 EDO DRAM（Extended Date Out RAM 外擴(kuò)充數(shù)據(jù)模式存儲器）內(nèi)存，這是1991 年到1995 年之間盛行的內(nèi)存條，EDO DRAM同F(xiàn)PM DRAM（Fast Page Mode RAM 快速頁面模式存儲器）極其相似，它取消了擴(kuò)展數(shù)據(jù)輸出內(nèi)存與傳輸內(nèi)存兩個存儲周期之間的時間間隔，在把數(shù)據(jù)發(fā)送給CPU的同時去訪問下一個頁面，故而速度要比普通DRAM快15~30%。工作電壓為一般為5V，帶寬32bit，速度在40ns以上，其主要應(yīng)用在當(dāng)時的486及早期的Pentium電腦上。

 　 在1991 年到1995 年中，讓我們看到一個尷尬的情況，那就是這幾年內(nèi)存技術(shù)發(fā)展比較緩慢，幾乎停滯不前，所以我們看到此時EDO DRAM有72 pin和168 pin并存的情況，事實上EDO 內(nèi)存也屬于72pin SIMM 內(nèi)存的范疇，不過它采用了全新的尋址方式。EDO 在成本和容量上有所突破，憑借著制作工藝的飛速發(fā)展，此時單條EDO 內(nèi)存的容量已經(jīng)達(dá)到4 ～16MB 。由于Pentium及更高級別的CPU數(shù)據(jù)總線寬度都是64bit甚至更高，所以EDO DRAM與FPM DRAM都必須成對使用。

　　自Intel Celeron系列以及AMD K6處理器以及相關(guān)的主板芯片組推出后，EDO DRAM內(nèi)存性能再也無法滿足需要了，內(nèi)存技術(shù)必須徹底得到個革新才能滿足新一代CPU架構(gòu)的需求，SDRAM應(yīng)用而生，至此終于進(jìn)入內(nèi)存的近代史。

 　 第一代SDRAM內(nèi)存為PC66規(guī)范，但很快由于Intel和AMD的頻率之爭將CPU外頻提升到了100MHz，所以PC66內(nèi)存很快就被PC100內(nèi)存取代，接著133MHz 外頻的PIII以及K7時代的來臨，PC133規(guī)范也以相同的方式進(jìn)一步提升SDRAM 的整體性能，帶寬提高到1GB/sec以上。由于SDRAM 的帶寬為64bit，正好對應(yīng)CPU 的64bit 數(shù)據(jù)總線寬度，因此它只需要一條內(nèi)存便可工作，便捷性進(jìn)一步提高。在性能方面，由于其輸入輸出信號保持與系統(tǒng)外頻同步，因此速度明顯超越EDO 內(nèi)存。

66MHz SDRAM

133MHz SDRAM

 　 不可否認(rèn)的是，SDRAM 內(nèi)存由早期的66MHz，發(fā)展后來的100MHz、133MHz，盡管沒能徹底解決內(nèi)存帶寬的瓶頸問題，但此時CPU超頻已經(jīng)成為DIY用戶永恒的話題，所以不少用戶將品牌好的PC100品牌內(nèi)存超頻到133MHz使用以獲得CPU超頻成功，值得一提的是，為了方便一些超頻用戶需求，市場上出現(xiàn)了一些PC150、PC166規(guī)范的內(nèi)存。

 　 盡管SDRAM PC133內(nèi)存的帶寬可提高帶寬到1064MB/S，加上Intel已經(jīng)開始著手最新的Pentium 4計劃，所以SDRAM PC133內(nèi)存不能滿足日后的發(fā)展需求，此時，Intel為了達(dá)到獨占市場的目的，與Rambus聯(lián)合在PC市場推廣Rambus DRAM內(nèi)存（稱為RDRAM內(nèi)存）。與SDRAM不同的是，其采用了新一代高速簡單內(nèi)存架構(gòu)，基于一種類RISC(Reduced Instruction Set Computing，精簡指令集計算機(jī))理論，這個理論可以減少數(shù)據(jù)的復(fù)雜性，使得整個系統(tǒng)性能得到提高。 　　在AMD與Intel的競爭中，這個時候是屬于頻率競備時代，所以這個時候CPU的主頻在不斷提升，Intel為了蓋過AMD，推出高頻PentiumⅢ以及Pentium 4 處理器，因此Rambus DRAM內(nèi)存是被Intel看著是未來自己的競爭殺手锏，Rambus DRAM內(nèi)存以高時鐘頻率來簡化每個時鐘周期的數(shù)據(jù)量，因此內(nèi)存帶寬相當(dāng)出色，如PC 1066 1066 MHz 32 bits帶寬可達(dá)到4.2G Byte/sec，Rambus DRAM曾一度被認(rèn)為是Pentium 4 的絕配。

Rambus RDRAM

 　 但歷史的軌跡并沒有按照Intel的規(guī)劃前進(jìn)，在當(dāng)時，PC600、PC700的Rambus RDRAM 內(nèi)存出現(xiàn)Intel820 芯片組“失誤事件”，而PC800 Rambus RDRAM受制造工藝所累，成本居高不下不說，第一款Rambus內(nèi)存甚至需要自帶散熱風(fēng)扇……。禍不單行，Pentium 4平臺自身高昂的價格并沒有帶來性能的飆升，卻讓功耗發(fā)熱齊飛。Intel自顧不暇，命遠(yuǎn)多舛的Rambus RDRAM終于胎死腹中，Rambus曾希望用更高頻率的PC1066規(guī)范RDRAM來力挽狂瀾，但最終還是被蒸蒸日上的DDR終結(jié)，壯志未酬身先死，只怪生不逢時。

    他的隕落標(biāo)志著DDR王朝的來臨，也標(biāo)志著內(nèi)存拉開了現(xiàn)代史的序幕。

● 內(nèi)存的存取原理及難以逾越的頻障：

    在半導(dǎo)體科技極為發(fā)達(dá)的臺灣省，內(nèi)存和顯存被統(tǒng)稱為記憶體（Memory），全名是動態(tài)隨機(jī)存取記憶體（Dynamic Random Access Memory，DRAM）。基本原理就是利用電容內(nèi)存儲電荷的多寡來代表0和1，這就是一個二進(jìn)制位元（bit），內(nèi)存的最小單位。

DRAM的存儲單元結(jié)構(gòu)圖

    DRAM的結(jié)構(gòu)可謂是簡單高效，每一個bit只需要一個晶體管加一個電容。但是電容不可避免的存在漏電現(xiàn)象，如果電荷不足會導(dǎo)致數(shù)據(jù)出錯，因此電容必須被周期性的刷新（預(yù)充電），這也是DRAM的一大特點。而且電容的充放電需要一個過程，刷新頻率不可能無限提升（頻障），這就導(dǎo)致DRAM的頻率很容易達(dá)到上限，即便有先進(jìn)工藝的支持也收效甚微。

    “上古”時代的FP/EDO內(nèi)存，由于半導(dǎo)體工藝的限制，頻率只有25MHz/50MHz，自SDR以后頻率從66MHz一路飆升至133MHz，終于遇到了難以逾越的障礙。此后所誕生的DDR1/2/3系列，它們存儲單元官方頻率（JEDEC制定）始終在100MHz-200MHz之間徘徊，非官方（超頻）頻率也頂多在250MHz左右，很難突破300MHz。事實上高頻內(nèi)存的出錯率很高、穩(wěn)定性也得不到保證，除了超頻跑簡單測試外并無實際應(yīng)用價值。

    既然存儲單元的頻率（簡稱內(nèi)核頻率，也就是電容的刷新頻率）不能無限提升，那么就只有在I/O（輸入輸出）方面做文章，通過改進(jìn)I/O單元，這就誕生了DDR1/2/3、GDDR1/2/3/4/5等形形色色的內(nèi)存種類，首先來詳細(xì)介紹下DDR1/2/3之間的關(guān)系及特色。

    通常大家所說的DDR-400、DDR2-800、DDR3-1600等，其實并非是內(nèi)存的真正頻率，而是業(yè)界約定俗成的等效頻率，這些DDR1/2/3內(nèi)存相當(dāng)于老牌SDR內(nèi)存運行在400MHz、800MHz、1600MHz時的帶寬，因此頻率看上去很夸張，其實真正的內(nèi)核頻率都只有200MHz而已！

    內(nèi)存有三種不同的頻率指標(biāo)，它們分別是核心頻率、時鐘頻率和有效數(shù)據(jù)傳輸頻率。核心頻率即為內(nèi)存Cell陣列(Memory Cell Array，即內(nèi)部電容)的刷新頻率，它是內(nèi)存的真實運行頻率；時鐘頻率即I/O Buffer（輸入/輸出緩沖）的傳輸頻率；而有效數(shù)據(jù)傳輸頻率就是指數(shù)據(jù)傳送的頻率（即等效頻率）。

● SDR和DDR1/2/3全系列頻率對照表：

常見DDR內(nèi)存頻率對照表

    通過上表就能非常直觀的看出，近年來內(nèi)存的頻率雖然在成倍增長，可實際上真正存儲單元的頻率一直在133MHz-200MHz之間徘徊，這是因為電容的刷新頻率受制于制造工藝而很難取得突破。而每一代DDR的推出，都能夠以較低的存儲單元頻率，實現(xiàn)更大的帶寬，并且為將來頻率和帶寬的提升留下了一定的空間。

● SDR和DDR1/2/3存儲原理示意圖：

    雖然存儲單元的頻率一直都沒變，但內(nèi)存顆粒的I/O頻率卻一直在增長，再加上DDR是雙倍數(shù)據(jù)傳輸，因此內(nèi)存的數(shù)據(jù)傳輸率可以達(dá)到核心頻率的8倍之多！通過下面的示意圖就能略知一二：

    那么，內(nèi)存IO頻率為什么能達(dá)到數(shù)倍于核心頻率呢？

    相信很多人都知道，DDR1/2/3內(nèi)存最關(guān)鍵的技術(shù)就是分別采用了2/4/8bit數(shù)據(jù)預(yù)取技術(shù)（Prefetch），由此得以將帶寬翻倍，與此同時I/O控制器也必須做相應(yīng)的改進(jìn)。

● DDR1/2/3數(shù)據(jù)預(yù)取技術(shù)原理：

    預(yù)取，顧名思義就是預(yù)先/提前存取數(shù)據(jù)，也就是說在I/O控制器發(fā)出請求之前，存儲單元已經(jīng)事先準(zhǔn)備好了2/4/8bit數(shù)據(jù)。簡單來說這就是把并行傳輸?shù)臄?shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)流，我們可以把它認(rèn)為是存儲單元內(nèi)部的Raid/多通道技術(shù)，可以說是以電容矩陣為單位的。

內(nèi)存數(shù)據(jù)預(yù)取技術(shù)示意圖：并行轉(zhuǎn)串行

    這種存儲陣列內(nèi)部的實際位寬較大，但是數(shù)據(jù)輸出位寬卻比較小的設(shè)計，就是所謂的數(shù)據(jù)預(yù)取技術(shù)，它可以讓內(nèi)存的數(shù)據(jù)傳輸頻率倍增。試想如果我們把一條細(xì)水管安裝在粗水管之上，那么水流的噴射速度就會翻幾倍。

    明白了數(shù)據(jù)預(yù)取技術(shù)的原理之后，再來看看DDR1/2/3內(nèi)存的定義，以及三種頻率之間的關(guān)系，就豁然開朗了：

● SDRAM（Synchronous DRAM）：同步動態(tài)隨機(jī)存儲器

    之所以被稱為“同步”，因為SDR內(nèi)存的存儲單元頻率、I/O頻率及數(shù)據(jù)傳輸率都是相同的，比如經(jīng)典的PC133，三種頻率都是133MHz。

    SDR在一個時鐘周期內(nèi)只能讀/寫一次，只在時鐘上升期讀/寫數(shù)據(jù)，當(dāng)同時需要讀取和寫入時，就得等待其中一個動作完成之后才能繼續(xù)進(jìn)行下一個動作。

● DDR（Double Date Rate SDRAM）：雙倍速率同步動態(tài)隨機(jī)存儲器

    雙倍是指在一個時鐘周期內(nèi)傳輸兩次數(shù)據(jù)，在時鐘的上升期和下降期各傳輸一次數(shù)據(jù)(通過差分時鐘技術(shù)實現(xiàn))，在存儲陣列頻率不變的情況下，數(shù)據(jù)傳輸率達(dá)到了SDR的兩倍，此時就需要I/O從存儲陣列中預(yù)取2bit數(shù)據(jù)，因此I/O的工作頻率是存儲陣列頻率的兩倍。

    DQ頻率和I/O頻率是相同的，因為DQ在時鐘上升和下降研能傳輸兩次數(shù)據(jù)，也是兩倍于存儲陣列的頻率。

● DDR2（DDR 2 SDRAM）：第二代雙倍速率同步動態(tài)隨機(jī)存儲器

    DDR2在DDR1的基礎(chǔ)上，數(shù)據(jù)預(yù)取位數(shù)從2bit擴(kuò)充至4bit，此時上下行同時傳輸數(shù)據(jù)（雙倍）已經(jīng)滿足不了4bit預(yù)取的要求，因此I/O控制器頻率必須加倍。

    至此，在存儲單元頻率保持133-200MHz不變的情況下，DDR2的實際頻率達(dá)到了266-400MHz，而（等效）數(shù)據(jù)傳輸率達(dá)到了533-800MHz。

● DDR3（DDR 3 SDRAM）：第三代雙倍速率同步動態(tài)隨機(jī)存儲器

    DDR3就更容易理解了，數(shù)據(jù)預(yù)取位數(shù)再次翻倍到8bit，同理I/O控制器頻率也加倍。此時，在存儲單元頻率保持133-200MHz不變的情況下，DDR3的實際頻率達(dá)到了533-800MHz，而（等效）數(shù)據(jù)傳輸率高達(dá)1066-1600MHz。

    綜上可以看出，DDR1/2/3的發(fā)展是圍繞著數(shù)據(jù)預(yù)取而進(jìn)行的，同時也給I/O控制器造成了不小的壓力，雖然存儲單元的工作頻率保持不變，但I(xiàn)/O頻率以級數(shù)增長，我們可以看到DDR3的I/O頻率已逼近1GHz大關(guān)，此時I/O頻率成為了新的瓶頸，如果繼續(xù)推出DDR4（注意不是GDDR4，兩者完全不是同一概念，后文會有詳細(xì)解釋）的話，將會受到很多未知因素的制約，必須等待更先進(jìn)的工藝或者新解決方案的出現(xiàn)才有可能延續(xù)DDR的生命。

    上文說的DDR1-3代技術(shù)固然沒錯，但事實遠(yuǎn)遠(yuǎn)不是那么簡單，如果僅僅依靠I/O或者數(shù)據(jù)預(yù)取位數(shù)翻倍就能造出DDR3來，那DDR2還能執(zhí)內(nèi)存市場之牛耳數(shù)年之久么？下面我們就來探索一下這幾年中內(nèi)存產(chǎn)業(yè)發(fā)生的那些并不為人關(guān)注的事兒。

　　事實上DDR2內(nèi)存技術(shù)最大的突破點其實不在于用戶們所認(rèn)為的兩倍于DDR的傳輸能力，而是在采用更低發(fā)熱量、更低功耗的情況下，DDR2可以獲得更快的頻率提升，突破標(biāo)準(zhǔn)DDR的400MHZ限制。

 　DDR內(nèi)存通常采用TSOP芯片封裝形式，這種封裝形式可以很好的工作在200MHz上，當(dāng)頻率更高時，它過長的管腳就會產(chǎn)生很高的阻抗和寄生電容，這會影響它的穩(wěn)定性和頻率提升的難度。這也就是DDR的核心頻率很難突破275MHZ的根本原因。而DDR2內(nèi)存均采用FBGA封裝形式，不同于曾經(jīng)廣泛應(yīng)用的TSOP封裝形式，F(xiàn)BGA封裝提供了更好的電氣性能與散熱性，為DDR2內(nèi)存的穩(wěn)定工作與未來頻率的發(fā)展提供了良好的保障。

 　 封裝和工藝的改進(jìn)讓DDR2內(nèi)存用1.8V電壓即可驅(qū)動，相對于DDR標(biāo)準(zhǔn)的2.5V，功耗和發(fā)熱量大大降低，為沖擊更高頻率掃清了障礙。

　　除了以上所說的區(qū)別外，DDR2還引入了三項新的技術(shù)，它們是OCD、ODT和Post CAS。

 　　OCD（Off-Chip Driver）：也就是所謂的離線驅(qū)動調(diào)整，DDR II通過OCD可以提高信號的完整性。DDR II通過調(diào)整上拉（pull-up）/下拉（pull-down）的電阻值使兩者電壓相等。使用OCD通過減少DQ-DQS的傾斜來提高信號的完整性；通過控制電壓來提高信號品質(zhì)。

 　　ODT：ODT是內(nèi)建核心的終結(jié)電阻器。我們知道使用DDR SDRAM的主板上面為了防止數(shù)據(jù)線終端反射信號需要大量的終結(jié)電阻。它大大增加了主板的制造成本。實際上，不同的內(nèi)存模組對終結(jié)電路的要求是不一樣的，終結(jié)電阻的大小決定了數(shù)據(jù)線的信號比和反射率，終結(jié)電阻小則數(shù)據(jù)線信號反射低但是信噪比也較低；終結(jié)電阻高，則數(shù)據(jù)線的信噪比高，但是信號反射也會增加。因此主板上的終結(jié)電阻并不能非常好的匹配內(nèi)存模組，還會在一定程度上影響信號品質(zhì)。DDR2可以根據(jù)自己的特點內(nèi)建合適的終結(jié)電阻，這樣可以保證非常好的的信號波形。使用DDR2不但可以降低主板成本，還得到了非常好的的信號品質(zhì)，這是DDR不能比擬的。

 　　Post CAS：它是為了提高DDR II內(nèi)存的利用效率而設(shè)定的。在Post CAS操作中，CAS信號（讀寫/命令）能夠被插到RAS信號后面的一個時鐘周期，CAS命令可以在附加延遲（Additive Latency）后面保持有效。原來的tRCD（RAS到CAS和延遲）被AL（Additive Latency）所取代，AL可以在0，1，2，3，4中進(jìn)行設(shè)置。由于CAS信號放在了RAS信號后面一個時鐘周期，因此ACT和CAS信號永遠(yuǎn)也不會產(chǎn)生碰撞沖突。

1.突發(fā)長度（Burst Length，BL）

 　　由于DDR3的預(yù)取為8bit，所以突發(fā)傳輸周期（Burst Length，BL）也固定為8，而對于DDR2和早期的DDR架構(gòu)系統(tǒng)，BL=4也是常用的，DDR3為此增加了一個4bit Burst Chop（突發(fā)突變）模式，即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的數(shù)據(jù)突發(fā)傳輸，屆時可通過A12地址線來控制這一突發(fā)模式。而且需要指出的是，任何突發(fā)中斷操作都將在DDR3內(nèi)存中予以禁止，且不予支持，取而代之的是更靈活的突發(fā)傳輸控制（如4bit順序突發(fā)）。 　

2.尋址時序（Timing）

 　　就像DDR2從DDR轉(zhuǎn)變而來后延遲周期數(shù)增加一樣，DDR3的CL周期也將比DDR2有所提高。DDR2的CL范圍一般在2～5之間，而DDR3則在5～11之間，且附加延遲（AL）的設(shè)計也有所變化。DDR2時AL的范圍是0～4，而DDR3時AL有三種選項，分別是0、CL-1和CL-2。另外，DDR3還新增加了一個時序參數(shù)——寫入延遲（CWD），這一參數(shù)將根據(jù)具體的工作頻率而定。

3.DDR3新增的重置（Reset）功能

 　　重置是DDR3新增的一項重要功能，并為此專門準(zhǔn)備了一個引腳。DRAM業(yè)界很早以前就要求增加這一功能，如今終于在DDR3上實現(xiàn)了。這一引腳將使DDR3的初始化處理變得簡單。當(dāng)Reset命令有效時，DDR3內(nèi)存將停止所有操作，并切換至最少量活動狀態(tài)，以節(jié)約電力。

　　在Reset期間，DDR3內(nèi)存將關(guān)閉內(nèi)在的大部分功能，所有數(shù)據(jù)接收與發(fā)送器都將關(guān)閉，所有內(nèi)部的程序裝置將復(fù)位，DLL（延遲鎖相環(huán)路）與時鐘電路將停止工作，而且不理睬數(shù)據(jù)總線上的任何動靜。這樣一來，將使DDR3達(dá)到最節(jié)省電力的目的。

4.DDR3新增ZQ校準(zhǔn)功能

 　　ZQ也是一個新增的腳，在這個引腳上接有一個240歐姆的低公差參考電阻。這個引腳通過一個命令集，通過片上校準(zhǔn)引擎（On-Die Calibration Engine，ODCE）來自動校驗數(shù)據(jù)輸出驅(qū)動器導(dǎo)通電阻與ODT的終結(jié)電阻值。當(dāng)系統(tǒng)發(fā)出這一指令后，將用相應(yīng)的時鐘周期（在加電與初始化之后用512個時鐘周期，在退出自刷新操作后用256個時鐘周期、在其他情況下用64個時鐘周期）對導(dǎo)通電阻和ODT電阻進(jìn)行重新校準(zhǔn)。

5.參考電壓分成兩個

 　　在DDR3系統(tǒng)中，對于內(nèi)存系統(tǒng)工作非常重要的參考電壓信號VREF將分為兩個信號，即為命令與地址信號服務(wù)的VREFCA和為數(shù)據(jù)總線服務(wù)的VREFDQ，這將有效地提高系統(tǒng)數(shù)據(jù)總線的信噪等級。

6.點對點連接（Point-to-Point，P2P）

 　　這是為了提高系統(tǒng)性能而進(jìn)行的重要改動，也是DDR3與DDR2的一個關(guān)鍵區(qū)別。在DDR3系統(tǒng)中，一個內(nèi)存控制器只與一個內(nèi)存通道打交道，而且這個內(nèi)存通道只能有一個插槽，因此，內(nèi)存控制器與DDR3內(nèi)存模組之間是點對點（P2P）的關(guān)系（單物理Bank的模組），或者是點對雙點（Point-to-two-Point，P22P）的關(guān)系（雙物理Bank的模組），從而大大地減輕了地址/命令/控制與數(shù)據(jù)總線的負(fù)載。而在內(nèi)存模組方面，與DDR2的類別相類似，也有標(biāo)準(zhǔn)DIMM（臺式PC）、SO-DIMM/Micro-DIMM（筆記本電腦）、FB-DIMM2（服務(wù)器）之分，其中第二代FB-DIMM將采用規(guī)格更高的AMB2（高級內(nèi)存緩沖器）。

7.邏輯Bank數(shù)量

 　　DDR2 SDRAM中有4Bank和8Bank的設(shè)計，目的就是為了應(yīng)對未來大容量芯片的需求。而DDR3很可能將從2Gb容量起步，因此起始的邏輯Bank就是8個，另外還為未來的16個邏輯Bank做好了準(zhǔn)備。

8.根據(jù)溫度自動自刷新（SRT，Self-Refresh Temperature）

 　　為了保證所保存的數(shù)據(jù)不丟失，DRAM必須定時進(jìn)行刷新，DDR3也不例外。不過，為了最大的節(jié)省電力，DDR3采用了一種新型的自動自刷新設(shè)計（ASR，Automatic Self-Refresh）。當(dāng)開始ASR之后，將通過一個內(nèi)置于DRAM芯片的溫度傳感器來控制刷新的頻率，因為刷新頻率高的話，消電就大，溫度也隨之升高。而溫度傳感器則在保證數(shù)據(jù)不丟失的情況下，盡量減少刷新頻率，降低工作溫度。不過DDR3的ASR是可選設(shè)計，并不見得市場上的DDR3內(nèi)存都支持這一功能，因此還有一個附加的功能就是自刷新溫度范圍（SRT，Self-Refresh Temperature）。通過模式寄存器，可以選擇兩個溫度范圍，一個是普通的的溫度范圍（例如0℃至85℃），另一個是擴(kuò)展溫度范圍，比如最高到95℃。對于DRAM內(nèi)部設(shè)定的這兩種溫度范圍，DRAM將以恒定的頻率和電流進(jìn)行刷新操作。 　　

9.局部自刷新（RASR，Partial Array Self-Refresh）

 　　這是DDR3的一個可選項，通過這一功能，DDR3內(nèi)存芯片可以只刷新部分邏輯Bank，而不是全部刷新，從而最大限度的減少因自刷新產(chǎn)生的電力消耗。這一點與移動型內(nèi)存（Mobile DRAM）的設(shè)計很相似。

10.封裝（Packages）

 　　DDR3由于新增了一些功能，所以在引腳方面會有所增加，8bit芯片采用78球FBGA封裝，16bit芯片采用96球FBGA封裝，而DDR2則有60/68/84球FBGA封裝三種規(guī)格。并且DDR3必須是綠色封裝，不能含有任何有害物質(zhì)。 

    前面介紹的是關(guān)于歷代內(nèi)存的技術(shù)原理，可以說是比較微觀的東西，反映在宏觀上，就是常見的內(nèi)存顆粒及內(nèi)存條了，這都是些看得見摸得著的東西，但有些概念還是不容易理解，這里逐一進(jìn)行說明：

● 內(nèi)存位寬——SDR/DDR1/2/3單條內(nèi)存都是64bit

    內(nèi)存模組的設(shè)計取決于內(nèi)存控制器（集成在北橋或者CPU內(nèi)部），理論上位寬可以無限提升，但受制因素較多：高位寬將會讓芯片組變得十分復(fù)雜，對主板布線提出嚴(yán)格要求，內(nèi)存PCB更是絲毫馬虎不得，內(nèi)存顆粒及芯片設(shè)計也必須作相應(yīng)的調(diào)整。可謂是牽一發(fā)而動全身，所以多年來業(yè)界都是墨守成規(guī)，維持64bit的設(shè)計不變。

    相比之下，顯卡作為一個整體就沒有那么多的顧忌，只需重新設(shè)計GPU內(nèi)部的顯存控制器，然后PCB按照位寬要求布線，焊更多的顯存顆粒上去就行了，雖然成本也很高但實現(xiàn)512bit并沒有太大難度。

● 多通道內(nèi)存——雙通道/三通道

    既然實現(xiàn)高位寬內(nèi)存條太難，那么就退而求其次，讓兩條內(nèi)存并行傳輸數(shù)據(jù)，同樣可以讓位寬翻倍。目前流行的雙通道技術(shù)就是如此，北橋或者CPU內(nèi)部整合了兩個獨立的64bit內(nèi)存控制器，同時傳輸數(shù)據(jù)等效位寬就相當(dāng)于128bit。

    Intel Nehalem核心CPU直接整合三通道內(nèi)存控制器，位寬高達(dá)192bit。但由于CPU、主板、內(nèi)存方面成本都增加不少，因此在主流Lynnfield核心CPU上面又回歸了雙通道設(shè)計。事實上服務(wù)器芯片組已經(jīng)能夠支持四通道內(nèi)存，對服務(wù)器來說成本方面不是問題，只是對穩(wěn)定性和容錯性要求很高。

● 內(nèi)存顆粒位寬：4/8/16/32bit

    理論上，完全可以制造出一顆位寬為64bit的芯片來滿足一條內(nèi)存使用，但這種設(shè)計對技術(shù)要求很高，良品率很低導(dǎo)致成本無法控制，應(yīng)用范圍很窄。

    所以內(nèi)存芯片的位寬一般都很小，臺式機(jī)內(nèi)存顆粒的位寬最高僅16bit，常見的則是4/8bit。這樣為了組成64bit內(nèi)存的需要，至少需要4顆16bit的芯片、8顆8bit的芯片或者16顆4bit的芯片。

    而顯卡對位寬要求很高，容量反而退居其次，所以顯存顆粒的位寬普遍比內(nèi)存顆粒大（這就是顯存和內(nèi)存主要區(qū)別之一），比如GDDR3/4/5顆粒都是32bit，4顆就能滿足低端卡128bit的需要，8顆可以滿足高端卡256bit的需要；而低端GDDR2顆粒為16bit，需要8顆才能組成低端卡128bit的需要。

● 內(nèi)存芯片的邏輯Bank

    在芯片的內(nèi)部，內(nèi)存的數(shù)據(jù)是以bit為單位寫入一張大的矩陣中，每個單元稱為CELL陣列，只要指定一個行一個列，就可以準(zhǔn)確地定位到某個CELL，這就是內(nèi)存芯片尋址的基本原理。這個陣列我們就稱為內(nèi)存芯片的BANK，也稱之為邏輯BANK（Logical BANK）。

    不可能只做一個全容量的邏輯Bank，因為單一的邏輯Bank將會造成非常嚴(yán)重的尋址沖突，大幅降低內(nèi)存效率。所以大容量內(nèi)存顆粒都是由多個邏輯Bank疊加而成的。簡單來說，我們可以把一個Bank看作是一片平面的矩陣紙，而內(nèi)存顆粒是由多片這樣的紙疊起來的。

    一個Bank的位寬就是內(nèi)存顆粒的位寬，內(nèi)存控制器一次只允許對一個Bank進(jìn)行操作，由于邏輯Bank的地址線是公用的，所以在讀寫時需要加一個邏輯Bank的編號，這個動作被稱為片選。

● 內(nèi)存條的物理Bank

    內(nèi)存控制器的位寬必須與內(nèi)存條的位寬相等，這樣才能在一個時鐘周期內(nèi)傳輸所有數(shù)據(jù)，這個位寬就被成為一個物理Bank（通常是64bit），每條內(nèi)存至少包含一個Bank，多數(shù)情況下?lián)碛卸€物理Bank。

    一個物理Bank不會造成帶寬浪費，理論上是最合理的配置，但為了實現(xiàn)大容量內(nèi)存，單條內(nèi)存多物理Bank也是允許的，但內(nèi)存控制器所能允許的最大Bank數(shù)存在上限，常見的是雙物理Bank設(shè)計，只有特殊內(nèi)存或者服務(wù)器內(nèi)存才會使用四Bank以上的設(shè)計，因為這種內(nèi)存兼容性不好，“挑”芯片組。

    事實上顯卡上也存在雙物理Bank設(shè)計，目的就是為了實現(xiàn)超大顯存容量，比如1GB的9800GT，正反兩面共有16顆16M×32bit的GDDR3顯存，總位寬達(dá)512bit，實際上顯存控制器只支持256bit，這樣就是雙物理Bank。

● 內(nèi)存異步工作模式

    包含多種意義，在廣義上凡是內(nèi)存工作頻率與CPU的外頻不一致時都可以稱為內(nèi)存異步工作模式。首先，最早的內(nèi)存異步工作模式出現(xiàn)在早期的主板芯片組中，可以使內(nèi)存工作在比CPU外頻高33MHz或者低33MHz的模式下(注意只是簡單相差33MHz)，從而可以提高系統(tǒng)內(nèi)存性能或者使老內(nèi)存繼續(xù)發(fā)揮余熱。其次，在正常的工作模式(CPU不超頻)下，目前不少主板芯片組也支持內(nèi)存異步工作模式，例如Intel 910GL芯片組，僅僅只支持533MHz FSB即133MHz的CPU外頻，但卻可以搭配工作頻率為133MHz的DDR 266、工作頻率為166MHz的DDR 333和工作頻率為200MHz的DDR 400正常工作(注意此時其CPU外頻133MHz與DDR 400的工作頻率200MHz已經(jīng)相差66MHz了)，只不過搭配不同的內(nèi)存其性能有差異罷了。再次，在CPU超頻的情況下，為了不使內(nèi)存拖CPU超頻能力的后腿，此時可以調(diào)低內(nèi)存的工作頻率以便于超頻，例如AMD的Socket 939接口的Opteron 144非常容易超頻，不少產(chǎn)品的外頻都可以輕松超上300MHz，而此如果在內(nèi)存同步的工作模式下，此時內(nèi)存的等效頻率將高達(dá)DDR 600，這顯然是不可能的，為了順利超上300MHz外頻，我們可以在超頻前在主板BIOS中把內(nèi)存設(shè)置為DDR 333或DDR 266，在超上300MHz外頻之后，前者也不過才DDR 500(某些優(yōu)品內(nèi)存可以達(dá)到)，而后者更是只有DDR 400(完全是正常的標(biāo)準(zhǔn)頻率)，由此可見，正確設(shè)置內(nèi)存異步模式有助于超頻成功。

 　　目前的主板芯片組幾乎都支持內(nèi)存異步，英特爾公司從810系列之后都支持，而威盛公司則從693芯片組以后全部都提供了此功能。

　　使用Windows的人都知道虛擬內(nèi)存，簡而言之，虛擬內(nèi)存技術(shù)事實上是用硬盤來代替內(nèi)存的一種做法，如果計算機(jī)缺少運行程序或操作所需的隨機(jī)存取內(nèi)存 (RAM)，則Windows 使用虛擬內(nèi)存進(jìn)行補(bǔ)償。

　　虛擬內(nèi)存將計算機(jī)的RAM和硬盤上的臨時空間組合在一起。當(dāng) RAM 運行速度緩慢時，虛擬內(nèi)存將數(shù)據(jù)從 RAM 移動到稱為“分頁文件”的空間中。將數(shù)據(jù)移入與移出分頁文件可以釋放 RAM，以便完成工作。

　　一般而言，計算機(jī)的 RAM 越多，程序運行得越快。如果計算機(jī)的速度由于缺少 RAM 而降低，則可以嘗試增加虛擬內(nèi)存來進(jìn)行補(bǔ)償。但是，計算機(jī)從 RAM 讀取數(shù)據(jù)的速度要比從硬盤讀取數(shù)據(jù)的速度快得多，因此增加 RAM 是更好的方法。

　　不知大家有沒有發(fā)現(xiàn)，在Windows目錄下有一個名為pagefile.sys的系統(tǒng)文件（Windows98下為Win386.swp），它的大小經(jīng)常自己發(fā)生變動，小的時候可能只有幾十兆，大的時候則有數(shù)百兆，這種毫無規(guī)律的變化實在讓很多人摸不著頭腦。其實，pagefile.sys是Windows下的一個虛擬內(nèi)存，它的作用與物理內(nèi)存基本相似，但它是作為物理內(nèi)存的“后備力量”而存在的，但是，它并不是在只有物理內(nèi)存不夠用時才發(fā)揮作用的，也就是說在物理內(nèi)存夠用時也有可能使用虛擬內(nèi)存，如果你虛擬內(nèi)存設(shè)置過小則會提示“虛擬內(nèi)存不足”。

　　我們都知道，雖然在運行速度上硬盤不如內(nèi)存，但在容量上內(nèi)存是無法與硬盤相提并論的。當(dāng)運行一個程序需要大量數(shù)據(jù)、占用大量內(nèi)存時，內(nèi)存就會被“塞滿”，并將那些暫時不用的數(shù)據(jù)放到硬盤中，而這些數(shù)據(jù)所占的空間就是虛擬內(nèi)存。現(xiàn)在我們也明白為什么pagefile.sys的大小會經(jīng)常變化了。

　　內(nèi)存在計算機(jī)中的作用很大，電腦中所有運行的程序都需要經(jīng)過內(nèi)存來執(zhí)行，如果執(zhí)行的程序分配的內(nèi)存的總量超過了內(nèi)存大小，就會導(dǎo)致內(nèi)存消耗殆盡。為了解決這個問題，Windows中運用了虛擬內(nèi)存技術(shù)，即拿出一部分硬盤空間來充當(dāng)內(nèi)存使用，當(dāng)內(nèi)存占用完時，電腦就會自動調(diào)用硬盤來充當(dāng)內(nèi)存，以緩解內(nèi)存的緊張。

　　舉個例子來說，壓縮程序在壓縮時有時候需要讀取文件的很大一部分并保存在內(nèi)存中作反復(fù)的搜索。假設(shè)內(nèi)存大小是128MB，而要壓縮的文件有 200MB，且壓縮軟件需要保存在內(nèi)存中的大小也是 200MB，那么這時操作系統(tǒng)就要權(quán)衡壓縮程序和系統(tǒng)中的其他程序，把多出來的那一部分?jǐn)?shù)據(jù)放進(jìn)交換文件。

    嚴(yán)格意義上說，CPU是不能和內(nèi)存直接對話的，而連接它們的橋梁就是內(nèi)存控制器。可能一些朋友對這個集成在主板上或者CPU里的這個玩意不太熟悉，這里就詳細(xì)介紹一下。

● 傳統(tǒng)型和CPU整合型

　　內(nèi)存控制器分為傳統(tǒng)型和整合型兩種。傳統(tǒng)的計算機(jī)系統(tǒng)其內(nèi)存控制器位于主板芯片組的北橋芯片內(nèi)部，CPU要和內(nèi)存進(jìn)行數(shù)據(jù)交換，需要經(jīng)過“CPU--北橋--內(nèi)存--北橋--CPU”五個步驟。

    26個數(shù)據(jù)A~Z，要傳送到CPU，這時候CPU就向北橋發(fā)出指令（因為內(nèi)存控制器是集成在北橋上，說所以要經(jīng)過北橋），內(nèi)存通過內(nèi)存控制器接受到了指令，這個指令就是把內(nèi)存上b單元的A~Z數(shù)據(jù)傳送到CPU，內(nèi)存這個時候開始取數(shù)據(jù)，也就是平常所說的尋址。當(dāng)內(nèi)存找到了這個數(shù)據(jù)，而這26個數(shù)據(jù)每個數(shù)據(jù)為500MB，所有數(shù)據(jù)總和就約為12GB，假設(shè)內(nèi)存為雙通道R2 800，數(shù)據(jù)傳輸率就為800MHZ乘以128BIT除以8比特每字節(jié)=12GB每秒，通過分析，認(rèn)為只需一秒就能傳送到CPU，此時的數(shù)據(jù)在一秒的時間內(nèi)只傳送到了北橋，內(nèi)存控制器在北橋，在北橋的數(shù)據(jù)如何傳送到CPU呢，這就要通過FSB前端總線了，假設(shè)FSB的頻率為800MHZ，那么數(shù)據(jù)傳輸率就為800MHZ乘以64BIT除以8比特每秒=6.4GB每秒，從北橋到CPU要2秒，所以數(shù)據(jù)傳送到CPU的總時間為3秒。

　　集成內(nèi)存控制器，就是在CPU的基板上內(nèi)置一個內(nèi)存控制器，CPU集成內(nèi)存控制器的時候，數(shù)據(jù)從內(nèi)存?zhèn)鬏數(shù)娇刂破魍瑯訛?秒，所不同的是這個時候不用再通過慢吞吞的前端總線了，CPU直接從內(nèi)存控制器讀取數(shù)據(jù)就行了，因為內(nèi)存控制器就和CPU集成在一起，所用時間短到幾乎可以忽略。打個比方，一件東西在你旁邊的時候，順手就拿了，而不用跑去取，這樣集成內(nèi)存控制器的CPU讀取12GB的數(shù)據(jù)僅僅用了1秒的時間，大大節(jié)省了數(shù)據(jù)傳輸時間，CPU也不會因為等待數(shù)據(jù)而窩工。

 　 總而言之，內(nèi)存控制器在北橋時，數(shù)據(jù)以內(nèi)存控制器---北橋----CPU的方式傳輸。CPU集成內(nèi)存控制器時：數(shù)據(jù)以內(nèi)存控制器------CPU的方式傳輸，不用繞道北橋，一步到位。

DDR3內(nèi)存控制器

　　將內(nèi)存控制器整合到CPU內(nèi)部顯然是今后的發(fā)展方向，而且其技術(shù)也會越來越完善。AMD的在K8系列CPU及其之后的產(chǎn)品（包括Socket 754/939/940等接口的各種處理器），CPU的內(nèi)部則整合了內(nèi)存控制器。Intel在酷睿i5、酷睿i7 系列CPU中，也引入了整合內(nèi)存控制器的方案。

● 內(nèi)存控制器的計算

　　以AMD CPU為例：Socket 939時代CPU主頻與倍頻直接相除就是CPU內(nèi)存控制器所支持的內(nèi)存頻率。到了DDR2時代的AM2處理器，雖然核心方面同樣內(nèi)置了DDR2的內(nèi)存控制器， 但與過去的Socket 939接口不同的是，它所支持的內(nèi)存頻率被更新至DDR2-800的水平。CPU主頻和倍頻直接相除結(jié)果和內(nèi)存頻率也不一定要是1:1，可以有多種比值可選。

● CPU內(nèi)存集成內(nèi)存控制器是否存在缺點？

　　CPU內(nèi)部整合內(nèi)存控制器的優(yōu)點顯而易見，就是可以有效控制內(nèi)存控制器工作在與CPU核心同樣的頻率上，而且由于內(nèi)存與CPU之間的數(shù)據(jù)交換無需經(jīng)過北橋，可以有效降低傳輸延遲。這就如同將貨物倉庫直接搬到了加工車間旁邊，大大減少了原材料和制成品在貨物倉庫和加工車間之間往返運輸所需要的時間，極大地提高了生產(chǎn)效率。這樣一來系統(tǒng)的整體性能也得到了提升。有人說集成內(nèi)存控制器的CPU也有缺點，以Intel的酷睿i系列為例，只能支持DDR3內(nèi)存，而之前的北橋集成內(nèi)存控制器的時候可以兼容DDR2內(nèi)存。其實這是一個誤區(qū)，因為之前北橋之所以兼容DDR2是因為北橋中同時集成DDR2和DDR3的內(nèi)存控制器，而新一代的i系列Intel放棄了DDR2控制器，所以造成了向下不兼容的情況。而AMD的CPU就沒有這種情況，只要主板上有DDR2插槽，插上都能用。當(dāng)然，DDR2和DDR3同時混插是絕對不行的。

　　作為顯示卡的重要組成部分，顯存一直隨著顯示芯片的發(fā)展而逐步改變著。從早期的EDORAM、MDRAM、SDRAM、SGRAM、VRAM、WRAM、GDDR歷代到今天廣泛采用的GDDR5顯存經(jīng)歷了很多代的進(jìn)步。

● FPM DRAM

　　FPM DRAM（Fast Page Mode RAM）:　快速頁面模式內(nèi)存。是一種在486時期被普遍應(yīng)用的內(nèi)存（也曾應(yīng)用為顯存）。72線、5V電壓、帶寬32bit、基本速度60ns以上。它的讀取周期是從DRAM陣列中某一行的觸發(fā)開始，然后移至內(nèi)存地址所指位置，即包含所需要的數(shù)據(jù)。第一條信息必須被證實有效后存至系統(tǒng)，才能為下一個周期作好準(zhǔn)備。這樣就引入了“等待狀態(tài)”，因為CPU必須傻傻的等待內(nèi)存完成一個周期。FPM之所以被廣泛應(yīng)用，一個重要原因就是它是種標(biāo)準(zhǔn)而且安全的產(chǎn)品，而且很便宜。但其性能上的缺陷導(dǎo)致其不久就被EDO DRAM所取代。

● EDO

　　EDO (Extended Data Out) DRAM，與FPM相比EDO DRAM的速度要快5%，這是因為EDO內(nèi)設(shè)置了一個邏輯電路，借此EDO可以在上一個內(nèi)存數(shù)據(jù)讀取結(jié)束前將下一個數(shù)據(jù)讀入內(nèi)存。設(shè)計為系統(tǒng)內(nèi)存的EDO DRAM原本是非常昂貴的，只是因為PC市場急需一種替代FPM DRAM的產(chǎn)品，所以被廣泛應(yīng)用在第五代PC上。EDO顯存可以工作在75MHz或更高，但是其標(biāo)準(zhǔn)工作頻率為66 MHz，不過其速度還是無法滿足顯示芯片的需要，也早成為“古董級”產(chǎn)品上才有的顯存。

    SDRAM，即Synchronous DRAM（同步動態(tài)隨機(jī)存儲器），曾經(jīng)是PC電腦上最為廣泛應(yīng)用的一種內(nèi)存類型。既然是“同步動態(tài)隨機(jī)存儲器”，那就代表著它的工作速度是與系統(tǒng)總線速度同步的。SDRAM內(nèi)存又分為PC66、PC100、PC133等不同規(guī)格，比如PC100，那就說明此內(nèi)存可以在系統(tǒng)總線為100MHz的電腦中同步工作。與系統(tǒng)總線速度同步，也就是與系統(tǒng)時鐘同步，這樣就避免了不必要的等待周期，減少數(shù)據(jù)存儲時間。SDRAM采用3.3伏工作電壓，168Pin的DIMM接口，帶寬為64位。

    SDRAM時代之前，顯卡上用的“顯存顆粒”與內(nèi)存條上的“內(nèi)存顆粒”是完全相同的。在那個時候，GPU本身的運算能力有限，對數(shù)據(jù)帶寬的要求自然也不高，所以內(nèi)存顆粒就可以滿足要求。

某TNT2顯卡，使用的是PC166的SDR內(nèi)存顆粒

● SGRAM

　　SGRAM是Synchronous Graphics DRAM的縮寫，意思是同步圖形RAM是種專為顯卡設(shè)計的顯存，是一種圖形讀寫能力較強(qiáng)的顯存，由SDRAM改良而成。它改進(jìn)了過去低效能顯存?zhèn)鬏斅瘦^低的缺點，為顯示卡性能的提高創(chuàng)造了條件。SGRAM讀寫數(shù)據(jù)時不是一一讀取，而是以"塊"（Block）為單位，從而減少了內(nèi)存整體讀寫的次數(shù)，提高了圖形控制器的效率。但其設(shè)計制造成本較高，更多的是應(yīng)用于當(dāng)時較為高端的顯卡，后被GDDR顯存所取代。

● 內(nèi)存滿足不了顯卡的需求，顯存應(yīng)運而生

    本是同根生的狀況一直持續(xù)到SDR和DDR交接的時代，其實最早用在顯卡上的DDR顆粒與用在內(nèi)存上的DDR顆粒仍然是一樣的。后來由于GPU特殊的需要，顯存顆粒與內(nèi)存顆粒開始分道揚鑣，這其中包括了幾方面的因素：

    1. GPU需要比CPU更高的帶寬。GPU不像CPU那樣有大容量二三級緩存，GPU與顯存之間的數(shù)據(jù)交換遠(yuǎn)比CPU頻繁，而且大多都是突發(fā)性的數(shù)據(jù)流，因此GPU比CPU更加渴望得到更高的顯存帶寬支持。

    位寬×頻率=帶寬，因此提高帶寬的方法就是增加位寬和提高頻率，但GPU對于位寬和頻率的需求還有其它的因素。

    2．顯卡需要高位寬的顯存。顯卡PCB空間是有限的，在有限的空間內(nèi)如何合理的安排顯存顆粒，無論高中低端顯卡都面臨這個問題。從布線、成本、性能等多種角度來看，顯存都需要達(dá)到更高的位寬。

    最早的顯存是單顆16bit的芯片，后來升級到32bit，將來甚至還會有更高的規(guī)格出現(xiàn)。而內(nèi)存則沒有那么多要求，多年來內(nèi)存條都是64bit，所以單顆內(nèi)存顆粒沒必要設(shè)計成高位寬，只要提高容量就行了，所以位寬一直維持在4/8bit。

    3．顯卡能讓顯存達(dá)到更高的頻率。顯存顆粒與GPU配套使用時，一般都經(jīng)過專門的設(shè)計和優(yōu)化，而不像內(nèi)存那樣有太多顧忌。GPU的顯存控制器比CPU或北橋內(nèi)存控制器性能優(yōu)異，而且顯卡PCB可以隨意的進(jìn)行優(yōu)化，因此顯存一般都能達(dá)到更高的頻率。而內(nèi)存受到內(nèi)存PCB、主板走線、北橋CPU得諸多因素的限制很難沖擊高頻率

　　由此算來，顯存與內(nèi)存“分家”既是意料之外，又是情理之中的事情了。為了更好地滿足顯卡GPU的特殊要求，一些廠商(如三星等)推出了專門為圖形系統(tǒng)設(shè)計的高速DDR顯存，稱為“Graphics Double Data Rate DRAM”，也就是我們現(xiàn)在常見的GDDR。

● GDDR——顯存和內(nèi)存正式分家

    GDDR作為第一代專用的顯存芯片，其實在技術(shù)方面與DDR沒有任何區(qū)別，同樣采用了2bit預(yù)取技術(shù)，理論頻率GDDR并不比DDR高多少。不過后期改進(jìn)工藝的GDDR有了優(yōu)秀PCB的顯卡支持之后，GDDR顯存最高沖刺至900MHz，而DDR內(nèi)存只能達(dá)到600MHz左右，顯存和內(nèi)存的差距從此逐漸拉開。

• TSOP封裝的GDDR 16bit：

    8M×16Bit 4.0ns TSOP II封裝的GDDR，單顆16MB，理論頻率500MHz
當(dāng)年9550、FX5700等128Bit中端卡需要搭配8顆才能組成128Bit

    TSOP封裝的GDDR顆粒，外觀規(guī)格特性都與DDR內(nèi)存顆粒沒有什么區(qū)別，所以在很多人看來“GDDR”與“DDR”是可以“劃等號”的。其實兩者還是有些差別：

• GDDR采用4K循環(huán)32ms的刷新周期，而DDR采用8K循環(huán)64ms的刷新周期；
• GDDR為了追求頻率在延遲方面放的更寬一些，畢竟GPU對延遲不太敏感；
• GDDR顆粒的容量小、位寬大，一般是8×16Bit(16MB)的規(guī)格，而DDR顆粒的容量大、位寬小，雖然也有16Bit的顆粒，但最常見的還是8Bit和4Bit，單顆容量32MB或64MB。

    為了實現(xiàn)更大的位寬，并進(jìn)一步提升GDDR的性能，后期很多廠商改用了電氣性能更好的MBGA封裝，當(dāng)然也有內(nèi)存顆粒使用MBGA封裝，但規(guī)格已有了較大差異，主要是顆粒位寬不同。

• MBGA封裝的GDDR 32bit：

    4M×32Bit 2.2ns MBGA封裝的GDDR，單顆16MB，理論頻率900MHz
8顆組成128MB 256Bit規(guī)格，是GDDR1最后的輝煌。

    MBGA封裝GDDR的單顆位寬首次達(dá)到了32Bit，從此就標(biāo)志著GDDR與DDR正式分道揚鑣，32Bit的規(guī)格被GDDR2/3/4/5一直沿用至今。

    GDDR顯存的這兩種封裝：MBGA與TSOP構(gòu)成的高低配，曾一度一統(tǒng)顯卡市場。雖然GDDR已經(jīng)退出歷史舞臺，但32Bit主攻中高端、16Bit主攻低端的局面，時至今日依然得到了延續(xù)。

    GDDR2源于DDR2技術(shù)，也就是采用了4Bit預(yù)取，相比DDR1代可以將頻率翻倍。雖然技術(shù)原理相同，但GDDR2要比DDR2早了將近兩年時間，首次支持DDR2內(nèi)存的915P主板于2004年中發(fā)布，而首次搭載GDDR2顯存的FX5800Ultra于2003年初發(fā)布，但早產(chǎn)兒往往是短命的。

    NVIDIA在設(shè)計NV30芯片時依然保持128Bit顯存位寬，為了提高帶寬必須使用高頻顯存，700MHz的GDDR已經(jīng)無法滿足需求了，于是冒險嘗試GDDR2。第一代GDDR2受制造工藝限制，電壓規(guī)格還是和DDR/GDDR一樣的2.5V，雖然勉強(qiáng)將頻率提升至1GHz左右，但功耗發(fā)熱出奇的大。

    4M×32Bit 2.0ns MBGA 144Ball封裝的GDDR2，單顆16MB，理論頻率1000MHzGDDR2第一版只有2.2ns和2.0ns兩種速度。

    GDDR2第一版只在FX5800/Ultra和FX5600Ultra這三款顯卡上出現(xiàn)過（也包括對應(yīng)的專業(yè)卡及個別非公版顯卡），ATI也有極少數(shù)9800Pro使用了GDDR2。高電壓、高發(fā)熱、高功耗、高成本給人的印象非常差。隨著FX5900改用GDDR及256Bit，GDDR2很快被人遺忘。

FX5800Ultra需要為顯存專門安裝厚重的散熱片

    GDDR2失敗的主要原因是NVIDIA GeForce FX系列架構(gòu)和性能的問題，之后即便改用了256Bit高頻GDDR(此時GDDR的頻率已被提升至850-900MHz，直逼GDDR2)，F(xiàn)X5950Ultra依然不是9800XT的對手。當(dāng)然GDDR2自身規(guī)格的不完善也造成了它無法入住中低端顯卡，被時代所遺棄。

    GDDR2雖然壞毛病一大堆，但它也擁有一些新的特性，比如首次使用片內(nèi)終結(jié)電阻，PCB設(shè)計比GDDR更加簡潔，這個特性被后來的gDDR2和GDDR3繼承。