性能之王還是不進反退，Prescott全

    2003年后期，為了暫時壓制AMD公司新推出的Athlon64系列處理器，Intel不惜工本在舊有的P4核心基礎上，增加2MB三級緩存，推出了價格高昂的P4至尊版（3.2GHz頻率的該型號處理器，千片采購價就高達700多美元）。但僅憑這樣的高價處理器，在主流市場顯然是站不住腳的；而舊有的Northwood核心P4在面對Athlon64系列CPU的威脅時，在某些應用中已經略顯疲態。

    在原有的P4架構基礎上，要再一次奪取先機并保持處理器的制作成本在可接受的范圍之內，就必須進一步改進P4處理器的內部架構和制作工藝。這樣才可能通過提升處理器的工作頻率，在新一輪的CPU大戰中站穩腳跟。

　　
    2004年2月1日，Intel終于推出了舉世矚目的90nm制程P4E（Prescott核心P4）系列處理器。首批推出的Prescott核心P4處理器共有4款，分別為：P4 2.8A、P4 2.8E、P4 3.2E以及P4 3.4E。其中P4 2.8A前端總線數據傳輸頻率僅為533MHz，并且不支持超線程技術，以后綴“A“來標識。而其余的型號均為800MHz前端總線數據傳輸頻率，都開啟了超線程功能，以后綴“E“標識。

    那么，此款處理器對P4處理器原有的Netburst架構究竟作出了什么改進，使用了哪些新的處理器制造技術，會不會如Athlon64系列那樣加入64位擴展，初期推出的幾款處理器實際的性能表現又會如何呢？以下，我們就為大家一一揭開謎底。<

    在我們的上一篇文章中，我們已經看到AMD K8核心處理器為了進一步提升頻率，將流水線級數由K7的10級增加到了12級。而在Prescott核心的P4處理器中，為了進一步提升處理器的頻率，Intel把Trace Cache之后的流水線級數變本加厲，由以前的20級增加到了30級。這恐怕是此款處理器最引人注目的改變之一了，也因此引來了諸多媒體的議論。

    我們都知道，處理器流水線基本可以劃分為：指令取→指令解碼→指令執行→載入/儲存→寫回寄存器這五個部分。通過這樣的流水線設計，就可以在每條流水線上同時處理一條以上的指令。為了敘述方便，我們可以把流水線假想為一組傳送帶，如下圖：

 處理器長短流水線示意圖（點擊放大）

    短流水線好比節數較少，單節皮帶行程長的模式。它的單節皮帶負載能力更大。而長流水線則好比節數較多，單節皮帶行程短的模式。它的單節皮帶負載能力較弱。

    雖然從長度上看，由于長流水線級數較多，因此行程也較遠，在皮帶傳送速度相同（均為1M/s）的情況下，當然是短流水線占優勢。但隨著工廠技術的發展，必須提高產量。此時我們就需要提高傳送帶的送貨量。顯然我們可以想到最簡單的方法就是增加皮帶的傳送速度。

    然而在短流水線的傳送帶中，由于單節皮帶較為粗長，本身質量較大，因此要進一步提速就顯得十分困難（極限速度可提升到1.2M/s）。相比之下長流水線設計的傳送帶則由于單節皮帶質量小，提速就顯得容易得多（極限速度可提升到2M/s）。這樣我們通過給長流水線傳送帶大幅度提速，在流水線各環節同時正常運轉的情況下，實現了超越短流水線傳送帶的目的。

    顯然，如果在此基礎上進一步增加并行傳送帶的組數，構成“超標量“傳送帶，那么長流水線的速度優勢還將得到更好的體現。

    由于上述的優點，多數處理器在升級換代時，基本都采取了增加流水線級數的策略，以下，我們給出Intel公司幾款具有代表性處理器的流水線布置圖，以供大家參考。

 Intel系列處理器流水線級數簡圖（點擊放大）

    需要注意的是，P4系列處理器的流水線級數尚不包括前面的取指令、解碼部分。通過增加流水線的級數，Intel宣稱Prescott核心P4處理器的工作頻率將可達到5GHz左右。

    但是凡事有利必有弊。首先，長流水線的優勢必須在提速到達一定程度之后才能夠體現出來。可是處理器廠家在長流水線處理器推出的初期，由于市場等多方面因素，又不可能馬上以較高的頻率推出新處理器。因此，這些處理器在某些條件下自然就會出現不盡人意的情況。其次，Prescott的超長流水線設計和較高的頻率，也將帶來其它方面的一系列問題。為了減小這些問題可能帶來的損失，在Prescott中，Intel采取了許多措施進行補救。下面，我們就進一步為大家說明。<

    要分辨兩棟建筑物的異同，沒有內部構造圖是不行的，對于處理器來說也是如此。所以，首先我們還是來看兩張Prescott核心架構與Northwood的架構對比圖吧：

  

 Prescott與Northwood的架構對比圖（點擊放大）

    我們可以看到，上圖中最明顯的變化有三處：

    ◎ 指令追蹤緩存（Trace Cache，作用類似于以前的一級指令緩存）所用的分支目標緩存（Trace Cache BTB，主要用于動態分支預測），條目數（Entries）由512條增加到2000條；

    ◎ 一級數據緩存容量倍增，由原來的8KB增加到了16KB。緩存聯合路數也隨之倍增，由原來的4路聯合（4ways）增加到8路聯合（8ways）；

    ◎ 二級緩存容量也由原來的512KB增加到了1MB，緩存聯合路數則保持不變。

    考慮到讀者對于緩存已經比較熟悉，因此我們先就涉及到緩存變化的后兩個項目進行分析。而對于大家還不太熟悉的BTB，我們將放到后面再作說明。

    前面我們已經提到，Prescott的頻率可高達5GHz左右，而歸根結底，處理器需要內存為其輸送數據。處理器在如此高的頻率下工作，即使是尚未走向主流的下一代DDRⅡ內存，在沒有輔助措施的條件下也會略顯吃力，更不必說目前的DDR內存了。

    內存系統跟不上處理器的腳步，是長久以來存在于系統設計中的一個問題。對于這個問題，AMD公司通過在K8處理器中內置內存控制器，并增加二級緩存容量到1MB來解決。而同期推出的P4至尊版則沒有變動其它機構，僅追加了2MB三級緩存。至于Prescott，則主要采用了以下三個方面的措施進行解決。

    ● 最容易理解的措施——增加一級、二級緩存的容量。我們已經從對比圖中看到了。不過需要提醒大家注意的是，雖然增大緩存的容量有利于緩解慢速的內存所帶來的影響，但在某種條件下，也可能隨之提高緩存的延遲，在Prescott中就出現了這種現象。以下就是我們使用ScienceMark 2.0測試緩存延遲時所得到的結果。

    表中可見，擴容后，Prescott的一級緩存、二級緩存延遲分別增加到Northwood的2倍和1.4倍左右，擴容的副作用較為明顯。

    ● 第二條措施——對P4原有的預取技術作出改進。

    考慮到讀者可能對預取技術還比較陌生，因此我們首先對預取技術作簡要的說明。沒有使用預取機構的處理器，只能在需要對數據進行處理時查找緩存，如果緩存中沒有所需數據，就必須停止工作，等待內存提供此數據。而使用預取機構后，則可以在數據需要處理之前就完成查詢緩存，向內存中取數據，并將數據預取到緩存中工作，隱藏了內存的延遲，如下圖：

 預取原理圖（點擊放大）

    P4中具備軟件預取和硬件預取兩種預取方式。所謂軟件預取，就是在程序的代碼中由編程人員人為地添加預取指令。而硬件預取則由處理器全權管理預取工作，不需要編程人員手工插入預取指令。Prescott中對兩種預取都做出了一些改進。

    軟件預取方面，對過去的P4來說預取的對象只能是普通數據。這意味著軟件預取指令只能為二級緩存提供預取服務。而在Prescott中則擴大了軟件預取的對象，不僅可以為二級緩存提供預取服務，而且還能夠為另一種重要的緩存——二級緩存D-TLB提供預取服務（有關TLB的說明請點擊這里了解）。

    此外，在舊的P4中，軟件預取指令必須由速度慢的MicrcodeROM負責解碼。而現在則可由速度較快的硬件解碼器解碼，存放在發布速度快得多的Trace Cache中(MicrocodeROM和硬件解碼器的區別請點擊這里了解)。也算提高預取性能的一種輔助措施吧。

    硬件預取方面，Prescott的硬件預取機構在預取時機、預取對象的選擇上也變得更加智能化，不過Intel對于硬件預取方面的改變并沒有提供更多的細節說明。

    ● 最后由于Prescott中超線程技術的存在，對彌補內存延遲的技術提出了更高的要求，為此，Intel進一步增加了部分內部緩沖器的容量，以滿足開啟超線程時的需要。<

     前面我們主要涉及的，只是處理器外圍的緩存部分，下面，我們把目光投向Prescott的核心內部，首先看看前端部分的一些變化：

 Prescott前端結構（點擊放大）

    如上圖，P4的前端部分主要由指令取、指令解碼、追蹤緩存、MicrocodeROM以及分支預測機構所組成。在這一部分中，Prescott主要在以下三個方面采取了改進措施。

    ◎ 在解碼部分，Prescott將把更多的指令將交由硬件解碼器進行解碼后由指令發布速度為3條/周期的追蹤緩存來發布，而不是交由發布速度僅1條/周期的MicrocodeROM來解碼后發布，比如我們在上面提到的軟件預取指令，就是一個很好的例子；這一點，同Athlon64的情況比較類似，而有關MicrodeROM與硬件解碼器的區別，請點擊此處察看。

    ◎ 第二方面，Prescott的解碼部分能夠識別出更多指令之間不必要的數據依賴（Data Dependence），以便提高后面的亂序執行效率；

    ◎ 最后，也是最重要的一個方面，就是對分支預測機構的改進了，我們將主要針對此方面的改進作一些簡要說明。

    首先，是我們在前面尚未涉及的Trace Cache BTB部分。必須明確的一點是，Trace Cache BTB部分的變動，與Prescott的動態分支預測機構關系十分緊密，而動態分支預測機構的性能，則對于Prescott這樣的超長流水線處理器，具備相當重要的意義。

    我們知道，簡單處理器取指令時，只能按照編譯后的指令靜態順序進行順次讀取；但由于分支指令的跳轉特性，打亂了這種依次執行的順序；如果此時我們仍然按照指令編譯時的靜態順序順次讀取，或是在具備分支預測的處理器上出現分支預測失敗的現象，錯誤地讀取了其它的指令進行處理，就必然造成流水線部分區域的停工或是作了無用功。如下圖：

 長流水線分支預測失敗示意圖（點擊放大）

    對于Prescott這樣的31級超長流水線來說，這樣的問題給處理器帶來的危害顯然比稍短的流水線更大。為了解決流水線在執行條件分支指令時的上述問題，就必須改進Prescott處理器中的分支預測機構，這方面Intel主要有以下三方面的措施：

    ◎ 動態分支預測方面，首先就是我們前面提到的，將追蹤緩存(Trace cache)所用的分支目標緩沖條目數由以前的512條增加到了2千條；

    ◎ Intel還宣稱在原有的動態分支預測機構中加入非直接跳轉分支預測器(Indrector Branch Predictor)，改進了動態預測非直接跳轉分支的能力。

    ◎ 第三條措施，就是改進靜態分支預測的策略。  <

    要理解前頁所述的改進，我們就必須首先了解分支預測的一些基本原理。   

    同大多數處理器一樣，Prescott處理器的分支預測機構可以分為動態分支預測機構以及靜態分支預測機構兩大類，而其中動態分支預測機構由分支目標緩沖（Branch Target Buffer ，以下簡稱BTB）以及預測跳轉條件是否滿足的動態預測機構組成：

 分支預測原理圖（點擊放大）

    圖中可見，BTB與我們熟悉的一級、二級緩存十分類似，只不過緩存的對象不同而已，前者緩存了分支指令及其挑轉目標的地址，而后兩者則緩存具體的數據或指令。在每一個BTB的條目中，集中存儲了分支指令地址、跳轉地址以及分支指令的跳轉歷史紀錄。需要注意的是，由于P4對于其分支預測機構的細節一直不愿意做過多的透露，因此其中實際的分支預測機構組成狀況，與上圖所表示的結構必然在細節上存在許多不同之處，但從原理上說，二者是基本相同的。

    大致了解了分支預測的原理之后，再回過頭來看Prescott中的分支預測改進狀況，就較好理解了。

    ◎ 動態分支預測方面，與其它處理器不太相同，P4處理器在指令預取單元和Tace Cache單元上，各放置了一套BTB機構，但兩套BTB機構的作用和工作原理是類似的。增加BTB條目數，能夠紀錄的分支指令數就越多，當遇上分支指令較密集，分支指令跳轉情況變化較復雜的程序時，將體現出一定的優勢。

    ◎ 此外，由于分支預測指令中的跳轉地址有可能使用變量表示，而不是如我們上面舉例的那樣總是5、150這樣的常數；這種情況我們稱為非直接跳轉分支(Indirect Branch)。如果此時仍然使用圖中的機構，顯然將造成BTB的頻繁預測失敗（儲存在BTB中的分支跳轉地址可能是不斷變化的）。Intel宣稱在Prescott的動態分支預測機構中加入由Pentiumn M（Banis）中引用的非直接跳轉分支預測功能。這樣，就提高了執行非直接跳轉分支時的預測成功率。

    ◎ 作為動態分支預測的一種侯補方案，靜態分支預測的性能對于處理器來說也具備一定的重要性。靜態分支預測方面，在過去的P4里，一直奉行以下的原則：

　如果分支所跳轉的地址為逆向跳轉，則靜態預測為分支跳轉成立，執行跳轉；而如果分支所跳轉的地址為正向跳轉，則靜態預測為分支跳轉不成立，按照編譯順序讀取下一條指令，下圖表示了這種靜態策略：

  

 Northwood的靜態分支預測（點擊放大）

    的確，在分支循環次數較多的程序中，這樣的靜態預測方案所得到的預測命中率較高。但是如果遇到的不是循環用分支語句，如果還這樣預測就不行了。所幸大多數情況下，分支循環程序所包含的指令數目都比較小（意味著循環跳轉的地址偏移量不會很大），因此在Prescott中，Intel在原有的靜態分支策略中加入了距離判斷算法，僅在所跳轉的地址為逆向跳轉，且跳轉的地址距離分支指令本身的地址偏移量較小時，才執行跳轉。下圖表示Prescott與舊P4在這方面的區別：

 更智能化的Prescott靜態分支預測

    顯然，這樣的靜態分支預測辦法顯得比以前所使用的方法更加“智能化“一些。<

    接下來，我們進入到核心的中部，這一部分主要完成為指令的執行調配所需的資源、動態地編排指令的執行順序等工作。此部分與后面我們將要提及的運算執行單元部分一起，組成了P4的亂序執行核心。

 Prescott處理器亂序執行核心第一部分（點擊放大）

    在這一部分中，Prescott相比過去的P4,做出了以下三個方面的改進：

　◎ 增加了用于浮點、多媒體運算指令的排序（Scheduler)窗口。排序窗口的增大，有利于發現更多可以并行處理的浮點和多媒體指令，以提高亂序執行浮點和多媒體指令的效率；

　◎ 改良了用于載入(Load)和儲存(Store)指令排序的機構，減小了兩種指令的相互等待時間；

　◎ 增加與各個指令排序器聯用的指令列表緩沖(Memory μOP Queue以及Integer/Floating PointμOP Queue)的容量，以便緩沖更多由上級的分配/寄存器換名單元（Allocator/Register Renamer）送來的指令，減小上級單元因等待而產生的空閑狀況。

　  最后是處理器的運算執行單元部分，主要由負責整數運算的ALU、負責浮點和多媒體運算的FPU以及負責地址計算、數據載入以及計算結果儲存的AGU部分組成：

 Prescott處理器亂序執行核心第二部分（點擊放大）

    在這一部分中，Prescott相比過去的P4,做出了以下兩個方面的改進：

　◎ 在兩個快速ALU單元（以兩倍于處理器運行頻率的速度工作）之一中加入處理移位/旋轉操作的機構；而在舊P4中，這部分功能必則由慢速的ALU單元來處理。加入新的移位/旋轉操作機構之后，處理此類運算的速度將得到提高；

　◎ 過去的P4，必須依賴浮點單元進行整數乘法運算，這不僅給浮點單元增加了負擔，而且還需要把待處理的數據在浮點、整數單元之間相互傳遞，浪費處理器內部的數據傳輸帶寬。Prescott則添加了單獨的整數乘法單元，消除了這些問題。    <

    如果我們把處理器的內部架構比喻為骨架，那么在處理器上使用的指令集，則可以說是處理器的靈魂。任何一款處理器，都必須依靠指令集的幫助，才能夠發揮出足夠的威力。這一點，只要我們看一看SSE2、MMX或是3DNow！這樣的擴展指令集對發揮處理器架構優勢所起的作用就會明白。Prescott也不例外。這一次Intel為Prescott專門設計了如下表所示的13條新指令：

    通過在程序中使用這些指令，程序員能夠更好地發揮Prescott處理器固有的架構優勢，進一步提高處理器在多媒體處理、超線程應用等領域的性能表現。

    此外，最令人關注的，恐怕就是Prescott處理器是否如AMD的K8系列處理器那樣包含64位指令集擴展了。在不久前召開的Intel春季技術峰會上，身為Intel首席執行官之一的Craig Barrett終于親口承認了這一點。

    按照這位官員的說法，今年的第二季度，Intel就將首先在服務器市場推出核心代號為Nocona的處理器，此款處理器與Prescott內部構造基本相同，只不過添加了更大的緩存，并可以支持多處理器配置。并在此款處理器上市后不久再推出單處理器配置的服務器、工作站型Prescott處理器。而微軟方面也表示將在不久的將來推出可兼容K8與Prescott處理器的64位操作系統版本。

　此外，Intel還提供了用于Prescott核心64位指令集編程的指導書，從這一份指導書中，我們可以看到，Intel在Prescott處理器的64位擴展上，采取了和AMD的K8處理器十分類似的策略，同樣提供了寄存器擴展和多種操作模式的支持。其中共包含兩種操作模式，其一是傳統的IA32模式，其二是可兼容32-64位指令的IA32e模式，各模式的具體狀況見下表：

    在64位模式下，Intel也對可用的寄存器進行了擴展，如下表所示：

    所有這些都意味著目前上市的桌面型Prescott處理器，已經具備了可執行64位指令的功能單元。只不過由于Intel把64位應用局限在服務器、工作站市場，因此沒有在眼下推出的桌面型Prescott處理器時中，將這些功能打開或對此隱含功能進行大肆宣傳。<

    一款處理器能否在市場上站住腳，僅靠內部架構以及指令集的設計是遠遠不夠的。設計得再好的產品也必須最終在生產上得以實現；反過來說，優良的生產工藝和生產成本控制技術又可以保證處理器架構設計師們放心地采用更加復雜的處理器設計。

    作為首顆采用90nm制程以及可減小電子流動阻力的應變硅技術制作的桌面型處理器。借助于Intel先進的處理器生產技術。性能方面Prescott核心集成的晶體管數和可穩定運行的頻率范圍得到了顯著的提升，成本方面處理器的核心面積也得到了較大幅度的縮減，這一點，我們從如下的一組對比圖表中就可以清楚地看出來：

    然而，盡管使用了新工藝新材料制作。初期推出的Prescott還是給我們帶來了少許的遺憾，它夸張的功耗參數，使它成為桌面處理器的發熱之王。

    TDP值越高，意味著處理器所需要配備的散熱器規格也越高。我們希望隨著工藝的改進，在下一個制程步進號的Prescott中，發熱量過大的問題能夠得到某些程度的改善。<

    說了那么多原理還是讓我們輕松一下，來看看Prescott處理器和其老前輩Northwood以及死敵Athlon64 3200+的正面、側面合影圖：

 Prescott、Northwood以及Athlon64 3200+合影

    從正面和側面來看，Prescott相比過去的Northwood，在整體尺寸以及外形上并沒有什么明顯的區別。而由于內置了內存控制器，Athlon64 3200+則在體形上顯得“粗壯“一些。   

 Prescott、Northwood以及死敵Athlon64 3200+的合影（點擊放大）

    而從背面圖的對比來看，Prescott底部用于核心電壓濾噪的電容數目相比Northwood增加不少，排列方式也發生了較大的改變。根據我們的猜測，這可能是由于Prescott核心工作電壓相比Northwood降低了不少，因此對電壓的穩定度也有了較高的要求使然。相比之下，Athlonj64 3200+處理器則由于背部針腳數較多，因此把濾噪電容都放置在了處理器的正面。

    看過了處理器的外觀，讓我們進一步使用Cpu-Z軟件，來觀察一下處理器內部參數的變化：

 Prescott與Northwood在Cpu-Z 1.21中的對比（點擊放大）

    從Cpu-Z 1.21中，明顯可以看出，正如我們在前面的分析中所說的，Prescott的一級、二級緩存容量都相比Northwood得到了倍增。除此之外，我們也可以看到，Prescott處理器的CpuID號為0F33，而D1制程的Northwood則為0F27。遺憾的是Cpu-Z最新的1.21版本仍然不能識別出Prescott的制程步進號。而根據Intel相關資料顯示，我們收到的此款Prescott制程步進號應為C0，算是作為對Cpu-Z信息的一條補充吧。<

    盡管通過前面的分析，我們對于Prescott處理器的基本情況已經有相當的了解，然而該處理器的實際性能，最終仍需通過實際的測試來檢測，否則不免落入紙上談兵的俗套之中。以下是本次測試時所使用的測試配置：